《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 嵌入式技術(shù) > 業(yè)界動(dòng)態(tài) > Synopsys占九成FinFET投片,,Cadence趨于弱勢

Synopsys占九成FinFET投片,,Cadence趨于弱勢

2015-03-18

       新思科技(Synopsys)近日宣布其 Galaxy Design Platform 已支援全球九成的 FinFET 晶片設(shè)計(jì)量產(chǎn)投片(production tapeout),目前已有超過20家業(yè)界領(lǐng)導(dǎo)廠商運(yùn)用這個(gè)平臺(tái),,成功完成超過100件FinFET投片,。

  包括格羅方德半導(dǎo)體(GLOBALFOUNDRIE)、英特爾晶圓代工(Intel Custom Foundry),、三星電子(Samsung)等晶圓廠已經(jīng)利用Galaxy Design Platform為彼此之共同客戶如Achronix,、創(chuàng)意電子(Global Unichip Corporation)、海思半導(dǎo)體(HiSilicon Technologies),、邁威爾科技(Marvell),、Netronome、NVIDIA以及三星電子等,,進(jìn)行測試晶片(test chip)以及FinFET的量產(chǎn)投片,,這些晶片被廣泛地應(yīng)用于消費(fèi)性電子、無線應(yīng)用,、繪圖,、微處理器、網(wǎng)路裝置等領(lǐng)域,。

  以FinFET為基礎(chǔ)的制程節(jié)點(diǎn)(process node)技術(shù)能帶來多項(xiàng)優(yōu)勢,,包括較佳的密度、較低的功耗以及較好的效能,。Galaxy Design Platform實(shí)作工具的最新創(chuàng)新技術(shù),,能處理從平面(planar)移轉(zhuǎn)到3D電晶體(transistor)所產(chǎn)生的大量新設(shè)計(jì)規(guī)則,藉此達(dá)成前述 優(yōu)勢,。

  新思科技積極與晶圓廠合作夥伴維持全面性的合作關(guān)系,,確保Galaxy Design Platform所有工具的更新,以便支援多重曝光(multi-patterning),、局部互聯(lián)(local interconnect)架構(gòu)等FinFET裝置所帶來的制程變革,。

  Galaxy Design Platfor最新的工具包括:Design CompilerR 合成(synthesis) 解決方案,、TetraMAXR ATPG、IC Compiler 及IC Compiler II 布局繞線解決方案,、PrimeTimeR 簽核(signoff) 解決方案,、StarRC 擷取(extraction)、HSPICER,、CustomSim 及FineSim 模擬產(chǎn)品,、Galaxy Custom DesignerR 電路圖(schematic)、Laker布局工具,,以及IC Validator物理驗(yàn)證(physical verification) 等,。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點(diǎn),。轉(zhuǎn)載的所有的文章、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容,、版權(quán)和其它問題,,請(qǐng)及時(shí)通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟(jì)損失,。聯(lián)系電話:010-82306118;郵箱:[email protected],。