《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 模擬設(shè)計(jì) > 其他 > 高速FPGA的PCB設(shè)計(jì)指導(dǎo)-----線路設(shè)計(jì)

高速FPGA的PCB設(shè)計(jì)指導(dǎo)-----線路設(shè)計(jì)

2015-04-23

線路設(shè)計(jì)是電路板設(shè)計(jì)中的一個(gè)關(guān)鍵因素,。本章提供通用的線路設(shè)計(jì)指導(dǎo)以及包括StratixTMGX開(kāi)發(fā)板示例在內(nèi)的設(shè)計(jì)示例,。

對(duì)于特定的Altera器件的線路設(shè)計(jì)信息,請(qǐng)登陸www.altera.com并參考特定器件的設(shè)計(jì)指導(dǎo),。

1.1 設(shè)計(jì)指導(dǎo)

差分對(duì)的阻抗由下面所列阻抗確定:

l 每條接地線的阻抗

l 由于兩條線的耦合產(chǎn)生的阻抗,,感性的和容性的。

差分對(duì)應(yīng)選擇緊耦合方式布線,。寬線可以減小金屬內(nèi)的電阻損耗,,因此應(yīng)使用設(shè)計(jì)允許的最大線寬。差分對(duì)邊緣到邊緣之間的距離至少應(yīng)是線寬的3倍(3W),,這樣可以降低串?dāng)_,。為獲得最好的效果,該設(shè)計(jì)應(yīng)該使用2D電磁場(chǎng)解算器(field solver)來(lái)驗(yàn)證,,并且應(yīng)該對(duì)場(chǎng)進(jìn)行分析,。Altera應(yīng)用通過(guò)仿真來(lái)提供幫助。

1.1.1 設(shè)計(jì)示例1

設(shè)計(jì)示例1的配置為一條均勻的帶狀線,,參考平面,,信號(hào)和另一個(gè)參考平面。圖28為兩個(gè)取樣差分信號(hào)對(duì),,它們的RLGC參數(shù)利用2D電磁場(chǎng)解算器(field solver)來(lái)提取,。這兩個(gè)差分對(duì)并行傳輸,間距為3W,。

圖片72.png

圖28 兩個(gè)差分對(duì)并行傳輸

該例中線路的量綱見(jiàn)表1所列,。

捕獲.PNG

進(jìn)行模擬時(shí)使用的RLGC參數(shù)如下:

l + Lo = 3.56013914223368e-007 5.36184274667006e-009 3.563779234163063e-007

l + Co = 1.339953702128462e-010 -2.02513540100207e-012 1.339283788059507e-010

l + Ro = 7.71501953506781 0.07953628386667984 7.71501953506804

l + Rs = 0.001551635604701119 1.982986965540932e-005 0.001501872172761996

l + Gd = 1.266487562542408e-011 -1.886481164851002e-013 1.264473093423482e-011

此處:

Lo為特征電感

Co為特征電容

Ro為特征電阻

RS為趨膚效應(yīng)的電阻

Gd為分流電導(dǎo)

下面,我們使用趨膚效應(yīng)的電阻和電感圖來(lái)驗(yàn)證變量W,。

圖29所示的趨膚電阻圖顯示了兩個(gè)差分對(duì)的對(duì)稱曲線,,每條線的阻抗以同等程度增加。圖29的電感圖顯示電感值在GHz區(qū)域變?yōu)樗?,從而?yàn)證了W模型,。

圖片71.png

圖29 趨膚電阻和電感

圖30顯示了以3.125Gbps傳輸?shù)?V差分信號(hào)以及在較近和較遠(yuǎn)線路上的差分信號(hào)的串?dāng)_。

圖片70.png

圖30 設(shè)計(jì)示例1的串?dāng)_分析

在該設(shè)計(jì)中,,串?dāng)_相當(dāng)?shù)?。這兩個(gè)差分對(duì)之間的距離(如果保持在4W內(nèi))也對(duì)性能的提高有所幫助。在一條線路上的串?dāng)_比在另一條上高得多,,這就是為什么緊耦合配置的性能會(huì)更好,。串?dāng)_是共模信號(hào)。在該例中,線路是松耦合,。

1.1.2 設(shè)計(jì)示例2

該設(shè)計(jì)示例的配置為Altera的Stratix GX開(kāi)發(fā)板,,參考平面,分析信號(hào)層,,另一個(gè)信號(hào)層,,以及另一個(gè)參考平面。在該例中,,兩個(gè)間距為4W的差分對(duì)并行傳輸,。圖31為兩個(gè)取樣差分對(duì)。

圖片69.png

圖31兩個(gè)并行傳輸?shù)牟罘謱?duì)

該例中線路的量綱見(jiàn)表2所列,。

捕獲.PNG

進(jìn)行模擬時(shí)使用的RLGC參數(shù)如下:

l + Lo = 3.409401825607018e-007 5.501449141453253e-009 3.411299966934827e-007

l + Co = 1.402335722941969e-010 -2.269774507704326e-012 1.402148942746481e-010

l + Ro = 7.715019535067469 0.0795362838666642 7.715019535068349

l + Rs = 0.001607898658567327 2.580280598723906e-005 0.001558791954817931

l + Gd = 1.327358599905988e-011 -2.15902867236468e-013 1.329113742424896e-011

此處:

Lo為特征電感

Co為特征電容

Ro為特征電阻

RS為趨膚效應(yīng)的電阻

Gd為分流電導(dǎo)

圖32的趨膚電阻圖顯示了兩個(gè)差分對(duì)的對(duì)稱曲線,,該圖表明阻抗線性增加。電感圖顯示電感值在GHz區(qū)域變?yōu)樗健?/p>

圖片68.png 

圖32 趨膚電阻和電感圖

圖33為以3.125Gbps傳輸?shù)?.0V差分信號(hào),,以及在較近和較遠(yuǎn)線路上的差分信號(hào)的串?dāng)_,。

圖片67.png

圖33設(shè)計(jì)示例2的串?dāng)_分析

圖33為原始的1.0V差分信號(hào)以及離該差分對(duì)較近和較遠(yuǎn)線路上的串?dāng)_。串?dāng)_非常?。ㄔ谖⒎秶鷥?nèi)),。應(yīng)該保持差分對(duì)的間距為4W,這樣耦合量才非常小,。但在設(shè)計(jì)示例1中,,保持差分對(duì)的間距為3W時(shí)也非常有效。

1.2 配置選項(xiàng)

在電路板上采用帶狀線配置與采用微帶線配置相比,,高速信號(hào)應(yīng)用的性能會(huì)更好,。帶狀線電路板配置提供更好的電路板輻射保護(hù)。在設(shè)計(jì)時(shí)可以使用不同類(lèi)型的差分帶狀線配置(例如,,寬邊耦合或邊緣耦合)

采用帶狀線電路板配置時(shí),,你可以采用多種配置來(lái)組織電路板層。例如,,你可以使用以下配置:

l 寬邊耦合:參考平面,信號(hào)層,,另一個(gè)信號(hào)層,,以及后面的另一個(gè)參考平面。

l 邊緣耦合:參考平面,,信號(hào)層,,以及另一個(gè)參考平面

你可以利用提取的RLGC參數(shù)進(jìn)行模擬來(lái)比較這兩種配置的性能。

3.125Gbps信號(hào)通過(guò)這兩種配置進(jìn)行傳輸,。圖34表明損耗相同,。變量W擴(kuò)大到9英寸,因而每條線9英寸長(zhǎng)。圖34顯示了這兩種配置在傳輸線之后的信號(hào),。

圖片66.png

圖34配置選項(xiàng)A和B的損耗

1.2.1 相移最小化

為了避免相移,,應(yīng)確保差分對(duì)的兩條線等長(zhǎng)。如果在這兩條線之間存在相移并且如果這兩條線是松耦合,,則線路可以按圖35所示設(shè)計(jì),。為了控制線路長(zhǎng)度,這兩條線一起分開(kāi),,一起回來(lái),。由于它們是松耦合的,阻抗只稍微受點(diǎn)影響,。

圖片65.png

圖35 蛇行線上的45°轉(zhuǎn)向

在使用蛇行線時(shí),,應(yīng)使用45°走線(見(jiàn)圖35)。圖36為另一個(gè)使用蛇行線的例子,,但在使用圖36中的設(shè)計(jì)時(shí),,需確保相鄰線之間沒(méi)有耦合。將蛇行線用于高速應(yīng)用時(shí),,在任意點(diǎn)處都應(yīng)避免平行走線,。見(jiàn)圖35中的示例。

圖片64.png

圖36 蛇行線示例

圖37為緊耦合差分對(duì)的相移控制,。由于線路是緊耦合的,,當(dāng)線路分開(kāi)然后回來(lái)時(shí)阻抗發(fā)生了變化。在緊耦合差分對(duì)中,,相移匹配管腳電平端實(shí)現(xiàn),。

圖片63.png

圖37 緊耦合差分對(duì)中的偏移控制

在相鄰信號(hào)層上設(shè)計(jì)線路時(shí),這些線路不應(yīng)該相互交叉,,除非它們幾乎是垂直的,。相鄰信號(hào)層上的平行線將在線路間產(chǎn)生耦合。

1.2.2 高速信號(hào)的參考平面

與高速信號(hào)(200MHz或更高)相關(guān)的線路應(yīng)該與地平面而不是電源平面參考,。不管設(shè)計(jì)中內(nèi)置的去耦合到何種程度,,電源平面的噪音始終比地平面更多。參考電源平面會(huì)在高速信號(hào)上引入噪音,。

高速信號(hào)的線路設(shè)計(jì)示例使用Stratix GX開(kāi)發(fā)板,。圖38為電路板層分布。信號(hào)從層1(即微帶線)開(kāi)始,,傳輸大約0.5英寸然后通過(guò)一個(gè)導(dǎo)通孔下到層13,。在層13,信號(hào)又傳輸1.5英寸然后通過(guò)另一個(gè)導(dǎo)通孔返回到頂層,,到SMA連接器,。

圖片62.png 

圖38 Stratix GX電路板層配置

圖39為傳輸路徑的TDR。由過(guò)孔引入的容性不連續(xù)為0.7pF。由SMA連接器引入的容性不連續(xù)為1.196pF,。帶狀線設(shè)計(jì)為50Ω單端,,但在生產(chǎn)過(guò)程中,產(chǎn)生了一些誤差,。電路板上的阻抗上升到56Ω,。阻抗的不連續(xù)引起了反射。圖39顯示了:

l 差分對(duì)中其中一條線的TDR

l 差分對(duì)采用松耦合

l 兩條線間幾乎沒(méi)有耦合

l 導(dǎo)通孔

l 93mil厚的電路板

l 1/2oz厚和5mil寬的信號(hào),,間距為15mil

l 電介質(zhì)為FR4(εr=4.25)

圖片61.png

圖39 傳輸路徑的TDR

3.125Gbps(Stratix GX高速I(mǎi)/O)信號(hào)通過(guò)圖39中的線路發(fā)送,。振幅設(shè)置為1,000mV(VOD)。圖40為從采樣示波器上獲得的合成信號(hào),。合成信號(hào)呈現(xiàn)矩形,,上升時(shí)間非常陡,反射也非常小,。但如果56Ω電阻下降到50Ω,,信號(hào)看起來(lái)會(huì)更好。

圖片60.png

圖40 眼圖,,3.125Gbps,,VOD=1,000mV

圖41為振幅增加到最大的相同信號(hào)(即,VOD=1,600mV,,預(yù)增強(qiáng)沒(méi)有使能),。

圖片59.png

圖41 眼圖,3.125Gbps,,VOD=1,600mV

在設(shè)計(jì)線路時(shí),,應(yīng)盡量減少傳輸線上元件的數(shù)量。如果這些元件是必需的,,則選擇會(huì)引起最少的不連續(xù)量的元件,。

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點(diǎn),。轉(zhuǎn)載的所有的文章、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容,、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:[email protected],。