在我們大多數(shù)人“非黑即白”、“非此即彼”的觀念里,，半導體業(yè)者應該不是選擇FinFET就是FD-SOI制程技術,；不過既然像是臺積電(TSMC)、GlobalFoundrie或三星(Samsung)等晶圓代工廠,，必須要同時提供以上兩種制程產能服務客戶,，有越來越多半導體制造商也正在考慮也致力提供“兩全其美”的制程技術。
例如飛思卡爾半導體(Freescale Semiconductor)最近就透露,，該公司正在14至16奈米節(jié)點采用FinFET技術,，以及在28奈米節(jié)點采用FD-SOI制程技術，只為了達成相同的目標－－更高的速度以及更低的功耗－－不過是針對不同的半導體元件產品,；此外飛思卡爾也在嘗試在下一世代的半導體制程節(jié)點,，將兩種技術結合在一起,。
“飛思卡爾與所有的晶圓代工業(yè)者都有合作關系，也具備從低復雜性到超高復雜性的制程技術與連結技術能力,，其中有很多是獨家的；”飛思卡爾微控制器(MCU)事業(yè)群的應用處理器與先進技術副總裁Ron Martino表示：“因此,，我們已經針對FinFET與FD-SOI制程開發(fā)了最佳化的技術藍圖,。”
Martino進一步舉例指出,，F(xiàn)D-SOI晶圓片較昂貴，不過適合低功耗或高性能的應用,，搭配飛思卡爾的28奈米i.MX非常完美；至于FinFET制程,，該公司認為該技術是數(shù)位連網(wǎng)(digital networking)產品線成功的關鍵,，能以良好的價格與性能比達成他們提高產品速度的目標,。
SOI產業(yè)聯(lián)盟(成員包括IBM,、Imec,、Soitec,、ST與飛思卡爾)已經嘗試將FinFET技術與SOI結合，圖中顯示埋入氧化層(buried-oxide,，BOX,；圖右)已經為FD-SOI薄化 (圖片來源：SOI產業(yè)聯(lián)盟)
Martino甚至認為,，未來可能會有一些透過結合FinFET與FD-SOI所帶來的“驚喜”，也許是將這兩種技術在下一個半導體制程節(jié)點合并在一起,，同時在未來許多年維持以28奈米FD-SOI制造較低階的產品。
“FD-SOI制程需要感測器整合,，28奈米節(jié)點具備所需的RF與類比功能,，能讓許多可穿戴式裝置在連結性與低功耗方面取得具吸引力的平衡；”Martino表示：“各個節(jié)點的甜蜜點(sweet spot)是FD-SOI在40奈米節(jié)點與28奈米節(jié)點,，F(xiàn)inFET則是更先進的節(jié)點如14~16奈米節(jié)點。在制程微縮以及成本的最佳化方面,，我們將看我們能如何有效地利用FD-SOI與FinFET,。”
圖中顯示在SOI上的FinFET之鰭式電晶體如何能被更好的隔離,，以及無期限的通道如何簡化了制程步驟 (圖片來源：SOI產業(yè)聯(lián)盟)
意法半導體(STMicroelectronics)是選擇FD-SOI優(yōu)先于FinFET,，前者是藉由在電晶體(BOX)之下放置一層薄的絕緣體,，因此讓未摻雜的通道達到全空乏(full-depletion)，將泄漏電流縮減到最小,。不過FD-SOI還有一個通常被忽視的優(yōu)勢,，是極化(polarize) BOX下方基板的能力,，也就是“順向基底偏壓(forward body biasing,，F(xiàn)BB)”,。
順向基底偏壓在功耗與性能折衷的最佳化方面非常有效率，而且藉由在運作過程中改變偏置電壓,，設計工程師能讓他們的電晶體在不使用時達到超低功耗,，但又能在速度如常時于關鍵時刻達到超高效能,。
飛思卡爾表示，F(xiàn)D-SOI在28奈米節(jié)點與非常省電之低功耗元件的智慧整合方面是領先技術,，而且能擴展到28奈米以下，F(xiàn)inFET則是在更先進的制程節(jié)點產出今日最高性能的元件,；這兩種技術都會產生全空乏通道,，只是以不同的方式－－所以如果讓兩者結合在一起呢？
塊狀晶圓與SOI晶圓上的FinFET成本差異,，會隨著所需的額外制程步驟而抵銷,，但在SOI上仍然較昂貴 (圖片來源：SOI產業(yè)聯(lián)盟)
“FD-SOI是全空乏，F(xiàn)inFET也是全空乏,，你甚至可以將兩種技術結合在一起,；”Martino 表示：“總之,，飛思卡爾將繼續(xù)最佳化我們的產品陣容，因為我們需要廣泛的技術與制程,，從i.MX最佳化到嵌入式快閃記憶體最佳化，所有都將會需要適合它們的制程,。”
有些半導體業(yè)者專注于FD-SOI,，有一些則鎖定FinFET,，但對無晶圓廠業(yè)者與半無晶圓廠(semi-fabless)來說，晶圓代工業(yè)者能提供兩種技術選項,；所以為什么不將兩者混搭甚至結合在一起呢？事實上SOI產業(yè)聯(lián)盟,，正在實驗于7奈米節(jié)點結合兩種技術，跨越閘極全面拓展鰭式架構,，而且利用三五族(III-V)通道。