繼先前將CoreLink CCI-500連結(jié)器應(yīng)用在Cortex-A72核心架構(gòu)設(shè)計(jì)，ARM稍早宣布推出全新CoreLink CCI-550連結(jié)器，并且加入多核心多叢集配置功能,，預(yù)期下一波處理器核心架構(gòu)可能同樣導(dǎo)入多叢集 (Cluster)運(yùn)作模式，亦即將如同聯(lián)發(fā)科Helio系列處理器所主推“多檔”運(yùn)作模式,。
![GNB`$}Q%XT%)7P]MO2YRHRE.png](http://files.chinaaet.com/images/2015/10/29/6358174270133500002459540.png "GNB`$}Q%XT%)7P]MO2YRHRE.png")
根據(jù)ARM公布消息，新版CoreLink CCI-550連結(jié)器加入主動(dòng)偵測(cè)核心運(yùn)作資料改變時(shí),，并且強(qiáng)化資料存取緩沖頻寬,，將可在處理核心運(yùn)作資料改變時(shí)，強(qiáng)化運(yùn)算資料同步連結(jié)效率,。此外,，CoreLink CCI-550連結(jié)器將增加至連結(jié)六組處理器核心設(shè)計(jì)，架構(gòu)上也能連結(jié)源自Mali GPU運(yùn)算資料,，藉此實(shí)現(xiàn)GPGPU平行運(yùn)算效果,，預(yù)期下一代“Mimir”Mali GPU便會(huì)支援此項(xiàng)設(shè)計(jì)。
而因應(yīng)加入最多可連結(jié)六組處理器核心,，CoreLink CCI-550連結(jié)器也加入支援最多六組記憶體通道 (對(duì)應(yīng)32-48位元定址)、六組ACE主控連接埠等設(shè)計(jì),，同時(shí)提供最大頻寬可提升60%,、資料運(yùn)算延遲表現(xiàn)降低20%，此外也能進(jìn)一步降低處理器運(yùn)算耗電量,，并且透過(guò)平行運(yùn)算方式增加整體效能,，對(duì)于手機(jī)、數(shù)位電視等較耗電能產(chǎn)品均可達(dá)成省電目的,。
此外,，ARM在CoreLink CCI-550連結(jié)器端也導(dǎo)入DMC-500動(dòng)態(tài)記憶體控制器，將支援LPDDR3-2133與最高LPDDR4-4267記憶體規(guī)格,，并且提升27%記憶體頻寬,，同時(shí)降低25%處理器資料運(yùn)算延遲率，本身也導(dǎo)入ARM TrustZone技術(shù)與DFI 4.0 PHY介面工業(yè)規(guī)范,。
目前CoreLink CCI-550連結(jié)器,、DMC-500動(dòng)態(tài)記憶體控制器均預(yù)計(jì)在2016年下半年間問(wèn)世，預(yù)期ARM也準(zhǔn)備公布全新處理器核心架構(gòu)設(shè)計(jì),。