內(nèi)容提要：

　　·Cadence設(shè)計(jì)工具及流程設(shè)計(jì)套件（PDK）通過(guò)臺(tái)積電最新DRM及SPICE認(rèn)證，服務(wù)7納米早期設(shè)計(jì)客戶

　　·Cadence與臺(tái)積電強(qiáng)強(qiáng)聯(lián)合,，10納米工藝數(shù)字,、 定制和混合信號(hào)設(shè)計(jì)參考流程再添新功能

　　·Cadence設(shè)計(jì)工具通過(guò)臺(tái)積電高性能參考設(shè)計(jì)認(rèn)證，助客戶減少迭代次數(shù),，提高產(chǎn)品可預(yù)測(cè)性

　　2016年3月22日，中國(guó)上海——楷登電子（美國(guó) Cadence 公司,，NASDAQ: CDNS）今日宣布，用于10納米 FinFET工藝的數(shù)字,、定制／模擬和簽核工具通過(guò)臺(tái)積電（TSMC）V1.0設(shè)計(jì)參考手冊(cè)（DRM）及SPICE認(rèn)證,。Cadence 和臺(tái)積電為共有客戶認(rèn)證設(shè)計(jì)工具，開(kāi)發(fā)最新流程設(shè)計(jì)套件（PDK）,，為基于最新版DRM 和SPICE 認(rèn)證的模型提供早期設(shè)計(jì)（design start）支持,；雙方并將繼續(xù)加強(qiáng)合作，進(jìn)一步推動(dòng)7納米技術(shù)的發(fā)展,。

　　Cadence? 定制／模擬和數(shù)字實(shí)現(xiàn)與簽核工具已通過(guò)臺(tái)積電的高性能參考設(shè)計(jì)認(rèn)證,，為客戶提供創(chuàng)新解決方案,，助其充分實(shí)現(xiàn)臺(tái)積電7納米和10納米工藝高性能、低功耗和小面積的技術(shù)優(yōu)勢(shì),。通過(guò)認(rèn)證的Cadence工具包括：

　　·Innovus? 設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)：提升系統(tǒng)能力,，縮短周轉(zhuǎn)時(shí)間，全面支持臺(tái)積電10納米工藝的設(shè)計(jì)要求,。包括具備色彩感知／管腳接入／變異感知時(shí)序收斂的布圖規(guī)劃,、布局、和布線,；以及時(shí)鐘樹(shù)和功耗優(yōu)化,。

　　·Quantus? 寄生參數(shù)提取解決方案：全面符合臺(tái)積電10納米建模特征的精度要求，具備多重曝光,、多重著色及內(nèi)置3D提取等功能,。

　　·Tempus? 時(shí)序簽核解決方案：包括集成、領(lǐng)先的時(shí)延及信號(hào)完整性效應(yīng)計(jì)算工具,，可進(jìn)行符合臺(tái)積電嚴(yán)格的精度標(biāo)準(zhǔn)可進(jìn)行靜態(tài)時(shí)序分析（STA）,，包括對(duì)低電壓及超低電壓運(yùn)行環(huán)境。

　　·Voltus? IC電源完整性解決方案：?jiǎn)卧?jí)電源完整性工具,，針對(duì)電遷移及電阻壓降（EM/IR）的設(shè)計(jì)規(guī)則和要求提供全面支持,；同時(shí)，該解決方案可確保全晶片系統(tǒng)級(jí)芯片（SoC）電源簽核工具的精確度,。

　　·Voltus-Fi定制電源完整性解決方案：提供SPICE級(jí)高精度分析能力,，全面支持EM/IR設(shè)計(jì)規(guī)則和要求，可實(shí)現(xiàn)晶體管級(jí)模擬電路模塊,、存儲(chǔ)器及定制數(shù)字IP模塊的功耗完整性分析與簽核,。

　　·Virtuoso? 定制IC先進(jìn)節(jié)點(diǎn)平臺(tái)：提供創(chuàng)新的設(shè)計(jì)實(shí)時(shí)簽核（in-design to signoff）流程，平臺(tái)內(nèi)集成簽核認(rèn)證（signoff-quality）的電氣及物理設(shè)計(jì)檢查工具,，與 Cadence和臺(tái)積電認(rèn)證的簽核平臺(tái)高度關(guān)聯(lián),。

　　·Spectre? 電路模擬平臺(tái)：包括Spectre電路模擬器、Spectre加速并行模擬器（APS）及Spectre eXtensive快速SPICE仿真器（XPS）,，快速實(shí)現(xiàn)精確的電路仿真,，并全面支持帶自熱效應(yīng)和可靠性效應(yīng)的先進(jìn)工藝器件模型。

　　·物理驗(yàn)證系統(tǒng)（PVS）：采用領(lǐng)先的技術(shù)與設(shè)計(jì)規(guī)則,，全面支持設(shè)計(jì)規(guī)則檢查（DRC）,、版圖與電路圖比較（LVS）、先進(jìn)金屬填充,、良率評(píng)估（yield-scoring）,、電壓相關(guān)性檢查、圖形匹配和設(shè)計(jì)實(shí)時(shí)簽核（In-design signoff）。

　　·Litho電氣分析器：支持版圖依賴效應(yīng)感知（LDE-aware）后仿真,、布線分析,、約束檢查匹配,、LDE效應(yīng)報(bào)告以及根據(jù)局部版圖生成固定布局指導(dǎo),，加速10納米模擬設(shè)計(jì)收斂。

　　除獲得臺(tái)積電10納米工藝認(rèn)證的工具外,，Virtuoso Liberate?庫(kù)例化分析解決方案和Virtuoso Variety? 統(tǒng)計(jì)庫(kù)例化分析解決方案也已通過(guò)驗(yàn)證,。Virtuoso解決方案創(chuàng)建精確的Liberty模型庫(kù)，包括時(shí)序,、噪音和電源模型,，充分滿足Liberty 變種格式（LVF）模型的要求。Liberty 模型庫(kù)可以為制程變異簽核及超低功耗應(yīng)用的電遷移模型提供支持,。采用Virtuoso Liberate?庫(kù)例化分析解決方案和Virtuoso Variety? 統(tǒng)計(jì)特性分析解決方案的模型庫(kù)已被廣泛用于10納米v1.0 STA工具認(rèn)證,。

　　此外，Cadence與臺(tái)積電也完成了10納米工藝定制／混合信號(hào)設(shè)計(jì)參考流程的驗(yàn)證,。該流程可進(jìn)一步提高設(shè)計(jì)效率,，主要功能如下：

　　·先進(jìn)的仿真功能，包括變異分析,，EM/IR分析和自熱效應(yīng)分析：助力設(shè)計(jì)師規(guī)劃出完善的,、可靠及高產(chǎn)的設(shè)計(jì)方案

　　·色彩感知定制版圖，包括快速成型,，自動(dòng)布線,，電氣及LDE感知設(shè)計(jì)：高度自動(dòng)化的工具，可深入探索物理效應(yīng)對(duì)電路性能的影響

　　·用于電學(xué)感知設(shè)計(jì)的Virtuoso版圖套件：針對(duì)色彩感知設(shè)計(jì)提供創(chuàng)新的設(shè)計(jì)實(shí)時(shí)遷移布線及寄生電阻／電容（RC）檢查工具,，助力設(shè)計(jì)團(tuán)隊(duì)開(kāi)發(fā)電路性能更佳的產(chǎn)品,，并進(jìn)一步縮短上市時(shí)間

　　“獲得認(rèn)證后，我們的工具將助力系統(tǒng)與半導(dǎo)體企業(yè)進(jìn)一步縮短先進(jìn)節(jié)點(diǎn)設(shè)計(jì)的上市時(shí)間,，更快速的應(yīng)用于手機(jī),、平板電腦、應(yīng)用處理器及高端服務(wù)器,?！盋adence公司資深副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理Anirudh Devgan博士表示，“經(jīng)由與臺(tái)積電的深入合作,，我們與客戶就10納米設(shè)計(jì)高效溝通,，同時(shí)推動(dòng)7納米設(shè)計(jì)工藝的發(fā)展，助力采用尖端工藝節(jié)點(diǎn)的客戶實(shí)現(xiàn)最大獲益,?！?/p>

　　臺(tái)積電設(shè)計(jì)基礎(chǔ)架構(gòu)市場(chǎng)部高級(jí)總監(jiān)李碩表示：“啟動(dòng)7納米設(shè)計(jì)流程時(shí)，我們與Cadence密切合作，完成對(duì)一系列工具的認(rèn)證,，為客戶提供數(shù)字,、定制和混合信號(hào)設(shè)計(jì)參考流程，助其減少迭代,，提升可預(yù)測(cè)性,。這也標(biāo)志著，臺(tái)積電的10納米技術(shù)設(shè)計(jì)支持已經(jīng)成熟,，將正式推向市場(chǎng)并量產(chǎn)發(fā)行”,。