究竟誰(shuí)握有最佳的半導(dǎo)體制程技術(shù)?業(yè)界分析師們的看法莫衷一是,。但有鑒于主題本身的復(fù)雜度以及晶片制造商本身傳遞的訊息不明確,，就不難瞭解為什么分析師的看法如此分歧了,。
市場(chǎng)研究機(jī)構(gòu)Linley Group首席分析師Linley Gwennap表示,，英特爾(Intel)將在10nm制程優(yōu)于臺(tái)積電(TSMC)與三星(Samsung),，就像在14nm時(shí)一樣,。VLSI Research執(zhí)行長(zhǎng)G. Dan Hutcheson認(rèn)為,，臺(tái)積電即將量產(chǎn)的10nm制程將大幅超越英特爾的14nm節(jié)點(diǎn)，而且臺(tái)積電正以較英特爾更快的速度超前進(jìn)展,。此 外,，International Business Strategies (IBS)創(chuàng)辦人兼執(zhí)行長(zhǎng)Handel Jones則指出，英特爾與臺(tái)積電的10nm制程技術(shù)性能旗鼓相當(dāng),。
但各方均同意,，有多種變數(shù)決定了元件如何制造，對(duì)于不同類型晶片的影響也各不相同,。分析師們也把責(zé)任歸咎于行銷部門,，認(rèn)為他們經(jīng)常是讓情況變得更加模糊，而非厘清現(xiàn)實(shí),。
“事實(shí)上,，沒(méi)有一種衡量方式能夠決定一項(xiàng)技術(shù)的性能、功耗與電晶體密度,，”Jones說(shuō),，“金屬層M1間距十分重要，但局部互連也會(huì)影響到布線的閘極密度與性能;閘極間距對(duì)于閘極密度相當(dāng)重要,，但鰭片高度也明顯影響性能,。”
“互連延遲正成為重大的挑戰(zhàn),，尤其是在10nm時(shí)有80%的性能都取決于互連延遲的影響,，”他補(bǔ)充說(shuō)。
從Linley Group的衡量指標(biāo)來(lái)看,，英特爾比臺(tái)積電和三星更具優(yōu)勢(shì)
(來(lái)源：Linley Group)
FinFET的高度與線寬可作為衡量技術(shù)節(jié)點(diǎn)與晶片制造商實(shí)力的良好指標(biāo)。Hutcheson認(rèn)同這一觀點(diǎn),，他并表示,，SRAM的單元尺寸也值得考慮。
但是,，“我認(rèn)為技術(shù)進(jìn)展的終極衡量標(biāo)準(zhǔn)在于隨著每一技術(shù)節(jié)點(diǎn)倍增密度的能力,，”Hutcheson說(shuō)，“英特爾至今在每一節(jié)點(diǎn)都是這么做的,?！?/p>
也就是說(shuō)，臺(tái)積電在10nm達(dá)到的M1金屬層間距已“完整微縮(?70%),，領(lǐng)先英特爾的14nm,，”Hutcheson強(qiáng)調(diào)，英特爾持續(xù)14nm節(jié)點(diǎn)已經(jīng)2年了,。
隨著近期披露10nm與7nm計(jì)劃,，“臺(tái)積電不僅證明擁有扳回勝局的魔力,，同時(shí)還踩著比任何人更快的進(jìn)展步調(diào)，”他補(bǔ)充說(shuō),。
同時(shí),，盡管在今年1月，一些業(yè)界還不那么看好其16/14 nm節(jié)點(diǎn),，但臺(tái)積電目前的16nm節(jié)點(diǎn)“在相同的時(shí)間架構(gòu)下,，已經(jīng)在營(yíng)收與良率方面雙雙超越了28nm，”他強(qiáng)調(diào),。
節(jié)點(diǎn)性能與名稱無(wú)關(guān)?
Gwennap表示,，技術(shù)節(jié)點(diǎn)的傳統(tǒng)衡量標(biāo)準(zhǔn)是電晶體尺寸，亦即所測(cè)得的最小閘極長(zhǎng)度,。然而,，歸功于市場(chǎng)行銷的努力，如今的節(jié)點(diǎn)名稱不再與閘極測(cè)量結(jié)果吻合了,，“但其差距也不算太大——英特爾14nm制程的閘極長(zhǎng)度約相當(dāng)于三星(Samsung)的20nm,。”
不過(guò),，Gwennap說(shuō),，臺(tái)積電和三星目前“在速度與密度方面都遠(yuǎn)落后英特爾的14nm制程，”以此來(lái)看,，他認(rèn)為三星的節(jié)點(diǎn)更適合稱為17nm,，臺(tái)積電則為19nm?！邦A(yù)計(jì)在10nm時(shí)的情況類似...三星與臺(tái)積電將在速度與密度方面落后英特爾約半節(jié)點(diǎn),。”
然 而,，光是最小閘極長(zhǎng)度并不足以決定一切,，Chipworks資深研究員兼技術(shù)分析師Andy Wei表示，“定調(diào)一項(xiàng)技術(shù)是否最優(yōu)高度取決于與面積微縮有關(guān)的制程成本,?？蓺w結(jié)為比較布線單元級(jí)的技術(shù)能力，以及達(dá)到該密度所需的成 本,，Chipworks正是以此作為基準(zhǔn)”,。
Linley Group認(rèn)為，三星可望最先推出10nm制程,，但英特爾的表現(xiàn)會(huì)更優(yōu)
(來(lái)源：Linley Group)
自從德州儀器(TI)為了如何衡量閘極長(zhǎng)度而戰(zhàn),，制程節(jié)點(diǎn)的命名之爭(zhēng)已經(jīng)延續(xù)25年了。Hutcheson說(shuō),，TI采用有效閘極長(zhǎng)度,，而矽谷晶片制造商則以更大的閘極長(zhǎng)度作為指標(biāo),。
在1990年代，當(dāng)線寬微縮至奈米級(jí)時(shí),，“新的論據(jù)認(rèn)為閘極長(zhǎng)度不再適用,，因?yàn)槲g刻削薄而使M1金屬級(jí)間距成為更適合的標(biāo)準(zhǔn)——不過(guò)當(dāng)時(shí)卻仍由閘極長(zhǎng)度決定性能?！?/p>
其 后,，臺(tái)積電宣稱其40nm制程比英特爾使用的45nm節(jié)點(diǎn)更好，但除了“更好”似乎也沒(méi)提出任何指標(biāo),，Hutcheson指出,，“從那時(shí)起，就一直有點(diǎn)像 是各說(shuō)話一樣,。例如,，Globalfoundries的32nm和28nm之間真正的差異是32nm是SOI制程，28nm則是bulk制程,?！?/p>
臺(tái) 積電已經(jīng)明確表示其16nm制程采用20nm的后段制程技術(shù)——FinFET電晶體層疊于頂部。在最近于圣荷西舉行的會(huì)議,，臺(tái)積電表示,，其7nm節(jié)點(diǎn)將會(huì) 較其10nm制程密度更高1.63倍，Chipworks的Wei說(shuō),，“這表示2種尺寸微縮0.7倍的性能提高還不到2倍,，而節(jié)點(diǎn)名稱則微縮至0.7 倍?！?/p>
“市場(chǎng)行銷元素強(qiáng)烈影響節(jié)點(diǎn)的命名,，著眼于頂部層級(jí)，但設(shè)計(jì)工程師知道他們所選擇的技術(shù)優(yōu)點(diǎn),，”Jones表示,。畢竟，“只要制程技術(shù)快速,、低功耗且低成本，那么怎么稱呼都不重要,?！?/p>