《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 通信與網(wǎng)絡(luò) > 設(shè)計應(yīng)用 > 基于PLLFS鎖定時間的測量方法誤差分析
基于PLLFS鎖定時間的測量方法誤差分析
2016年電子技術(shù)應(yīng)用第6期
趙 雯1,,尹軍艦1,,趙東亮1,2
1.中國科學院微電子研究所,北京100029,;2.湖南大學 物理與微電子學院,湖南 長沙250100
摘要: 隨著跳頻通信的發(fā)展,,鎖相環(huán)頻率綜合器的鎖定時間被限定得愈發(fā)嚴格,,TD-LTE標準中已被縮短到20 μs,這要求研發(fā)人員精準地把握鎖定時間,。使用信號源分析儀能夠快速且準確地測出鎖定時間,,但是國內(nèi)的高校和研究單位還沒有廣泛普及,目前測試鎖定時間的方法混雜,,測試誤差極大,,始終沒有形成統(tǒng)一的業(yè)內(nèi)標準方法。鑒于此,,選用了一款基于ADF4351的PLLFS模塊作為固定測試對象,,分別采用5種不同方法針對同一跳變頻點的鎖定時間進行了實測,并首次以“信號源分析儀法”的測試結(jié)果為標準,,橫向?qū)Ρ攘恕邦l譜儀測量法”,、“示波器直接測量法”、“檢測VCO 調(diào)諧電壓法”和“檢測LD引腳法”的測量誤差,,對比發(fā)現(xiàn)這4種方法無法滿足100 μs內(nèi)鎖定時間的測試需求,,必須使用信號源分析儀才能測得準確的鎖定時間。
中圖分類號: TN742
文獻標識碼: A
DOI:10.16157/j.issn.0258-7998.2016.06.011
中文引用格式: 趙雯,,尹軍艦,,趙東亮. 基于PLLFS鎖定時間的測量方法誤差分析[J].電子技術(shù)應(yīng)用,2016,,42(6):41-45.
英文引用格式: Zhao Wen,,Yin Junjian,Zhao Dongliang. The error analysis of measuring methods for locking-time based on PLLFS[J].Application of Electronic Technique,2016,,42(6):41-45.
The error analysis of measuring methods for locking-time based on PLLFS
Zhao Wen1,,Yin Junjian1,Zhao Dongliang1,,2
1.Institute of Microelectronics of Chinese Academy of Sciences,,Beijing 100029,China,; 2.School of Physics and Microelectronics,,Hunan University,Changsha 250100,,China
Abstract: With the development of frequency hopping communication, the locking-time of phase-locked loop frequency synthesizer is limited more and more strictly, even shortens to 20 μs in the TD-LTE standard. Yet there has not been uniform industry standard for related measurement, and further more, no systematic analysis and comparison have been made for different locking-time methods. Based on this situation, this paper selected five methods to measure the locking-time of a same ADF4351 PPLFS, further more, with the standard of the result of using the signal source analyzer method, we analysised and compared the deviation errors of the spectrum analyzer method, the oscilloscope direct measurement, the VCO tuning-voltage-test method and the LD pin -test method. Therefore the results showed these four methods could not meet the locking-time test requirements under one thousand microsecond, and only the signal source analyzer could do that.
Key words : frequency synthesizer,;phase-locked loop;locking-time,;ADF4351,;measurement

0 引言

    頻率綜合器(簡稱頻綜)是無線通信、雷達衛(wèi)星等電子系統(tǒng)的重要部件,,它能為變頻電路提供一系列可精確編程,、等間隔離散、高穩(wěn)定的本振頻率,。頻綜系統(tǒng)中主流的應(yīng)用焦點一直是鎖相環(huán)頻率綜合器(PLLFS)[1],,相比于其他類型的頻綜如直接頻率合成器[2]、直接數(shù)字頻率合成器[3],、混合頻綜[4]等,,PLLFS具有頻帶寬、頻譜質(zhì)量好,、結(jié)構(gòu)簡單,、體積和功耗小等優(yōu)點[5],然而其主要的問題是頻率切換時間(又稱跳頻時間)相對較長[6],。頻率切換時間是表征頻綜從某一頻率切換到另一頻率并達到穩(wěn)定所需要的時間[7],,在這段時間內(nèi)頻綜系統(tǒng)無法正常工作,直接影響了無線通訊系統(tǒng)的整體性能,。隨著跳頻通信的發(fā)展,,各種通信協(xié)議對不同信道之間的頻率切換時間做了越來越嚴苛的規(guī)定,比如GSM系統(tǒng)中的指標為577 μs[8],,GPRS通信標準中規(guī)定的跳頻時間為200 μs[9],,而目前4G移動通信TD-LTE標準中的要求縮短到了20 μs[10]。因此鎖相環(huán)頻率綜合器(PLLFS)的頻率切換時間越來越受到關(guān)注,。

    根據(jù)PLLFS的工作原理,,頻率切換時間主要取決于環(huán)路的鎖定時間[11],。在PLLFS的研發(fā)中,鎖定時間是一個核心關(guān)注的參數(shù),,除了前期需根據(jù)具體的應(yīng)用要求,,通過合理科學地選擇結(jié)構(gòu)參數(shù)設(shè)計出相應(yīng)的理論工作值之外,更關(guān)鍵的是在頻綜模塊搭建好之后需要對其進行多次測試分析和反饋調(diào)試,,直到最終獲得嚴格滿足系統(tǒng)要求的鎖定時間值[12],。

    使用信號源分析儀(E5052B)是目前能夠快速且準確測試出鎖定時間的方法,但是這款儀器較為昂貴,,國內(nèi)的高校和研究單位還沒有廣泛普及,,長期以來一直使用諸如頻譜分析儀、示波器這類常用儀器,,始終沒有形成統(tǒng)一的業(yè)內(nèi)標準方法[13]。由于測試原理以及測試設(shè)備的區(qū)別,,不同方法獲得的鎖定時間勢必存在著差異,,導致測得的結(jié)果偏離真實值,并且隨著對PLLFS鎖定時間的要求越來越短,,這些測試的偏差將加大對結(jié)果的影響,。而相關(guān)研究報道中均未對鎖定時間的實際測試結(jié)果作過詳盡的討論以及誤差評定。

    鑒于此,,本文選用了一款基于ADF4351的PLLFS模塊作為固定測試對象,,分別采用“信號源分析儀法”、“頻譜儀測量法”,、“示波器直接測量法”,、“檢測VCO調(diào)諧電壓法”和“檢測LD引腳法”5種不同方法針對同一跳變頻點的鎖定時間進行了實測,細致分析了這5種方法的測試原理,、測試準確度和偏離誤差,,并以“信號源分析儀法”的測試結(jié)果為標準,橫向?qū)Ρ攘似渌?種方法的測量誤差,。通過本文的論述,,能為相關(guān)行業(yè)研發(fā)人員提供一個系統(tǒng)、直接的技術(shù)參考,,幫助人們根據(jù)具體的應(yīng)用情況快速選擇出合理,、有效的測試方案,更加科學,、嚴謹?shù)卦u價相關(guān)測試結(jié)果,。

1 被測頻綜以及測試環(huán)境介紹

    本文選用ADF4351[14]芯片搭建了一個頻綜系統(tǒng),如圖1所示,。鎖相環(huán)的跳頻頻率,、鑒相電流和分頻比等參數(shù)由FPGA編程控制,,環(huán)路參數(shù)的選定利用ADIsimPLL軟件仿真完成,設(shè)置環(huán)路帶寬為49.6 kHz,,輸出頻率分辨率為200 kHz,,參考頻率為25.6 MHz。

wdz3-t1.gif

    測試平臺(如圖2)主要包括:(1)Agilent E8267C矢量信號源,;(2)Agilent E4440A PSA系列頻譜分析儀,;(3)Agilent MSO-X 2024A示波器;(4)KEYSIGHT E5052B信號源分析儀(SSA),;(5)Agilent E3631A直流電源,。

wdz3-t2.gif

    測量鎖定時間的前提是要盡可能地去除外界干擾因素,因此本文在寫入ADF4351的控制程序中屏蔽了計算機將數(shù)據(jù)傳送給芯片的時間,,使用了while循環(huán)語句并加入了適量的鎖定頻率保持時間,,使PLLFS可以在兩頻率間(121 MHz和185 MHz)來回跳變。并且兩個頻率鎖定后的保持時間長短設(shè)定不同,,以便在連續(xù)測試中區(qū)分出PLLFS的輸出頻率從121 MHz跳變到185 MHz(±200 kHz)的鎖定時間,。

    實驗中兩次寫入ADF4351中寄存器數(shù)據(jù)分別為:

    (1)輸出頻率為121 MHz時

    R0=0x4B8008,R1=0x8008021,,R2=0x005E42,,

    R3=0x8084B3,R4=0xDCD06C,,R5=0x580005,。

    (2)輸出頻率為185 MHz時

    R0=0x398028,R1=0x8008041,,R2=0x005E42,,

    R3=0x8084B3,R4=0xCCD06C,,R5=0x580005,。

wdz3-2-s1.gif

2 信號源分析儀測試鎖定時間

    信號源分析儀(KEYSIGHT E5052B SSA)提供了直接觀測輸出信號瞬時特性的功能,如圖3所示,,信號源分析儀內(nèi)部采用超外差式下變頻,,待測信號首先經(jīng)過混頻變成中頻信號,然后經(jīng)過ADC(模數(shù)轉(zhuǎn)換器)并進行了數(shù)字信號處理[15],,可以同時顯示待測信號的輸出頻率,、功率以及相位的時域跳變曲線,在曲線上標定變化位置,,取得的間隔時間即為鎖定時間,。這種方法不需要為測試額外搭建電路,能夠準確,、完整且快捷地測量鎖定時間,。標準配置下E5052B可以為輸出頻率在10 MHz~7 GHz范圍內(nèi)的信號進行瞬態(tài)測試,,并且對信號的輸出頻率有寬帶和窄帶兩種測試模式,寬帶模式最高可設(shè)置為4.8 GHz的調(diào)頻分析范圍,,而窄帶模式最小頻率分辨率可達0.01 Hz,,足夠滿足PLLFS的測試條件。

wdz3-t3.gif

    本實驗選擇以160 MHz為中心頻率的200 MHz寬帶模式,,將PLLFS的輸出信號接入SSA,,在瞬時狀態(tài)下使用觸發(fā)功能來捕捉信號。實驗結(jié)果如圖4所示,,測得輸出信號從121 MHz跳變到185 MHz的鎖定時間約為57.32 μs,,頻率跳變曲線的首末時間點(如圖4中1、2號位置)可參照輸出信號相位的時域同步變化曲線精確定位,。信號源分析儀法這種能同時測量頻率和相位的特性使得測量鎖定時間的準確度大大提高,,直接觀測到真實的鎖定時間,是對比其他測試方法最明顯的優(yōu)勢,,在后面的試驗中,,皆以57.32 μs為測得的標準鎖定時間。

wdz3-t4.gif

3 幾種經(jīng)典測試鎖定時間的方法

3.1 頻譜儀測量法

    采用頻譜儀測試鎖定時間是基于PLLFS的輸出信號在鎖定頻點功率穩(wěn)定不變的特性,,通過測試輸出信號的功率隨時間的變化曲線獲得。頻譜分析儀的結(jié)構(gòu)如圖5所示,,測試鎖定時間是利用了頻譜儀可以對時域信號進行分析的特性,,在頻譜儀的零掃描(zero span)狀態(tài)下,掃描控制器的掃描電壓為一固定值,,它控制本振頻率將待測信號下變頻,,然后檢波器將檢測到的信號功率顯示出來。

wdz3-t5.gif

    然而受檢波器的靈敏度限制,,只有當待測信號變換到中頻位置的輸出功率大于某值(稱為觸發(fā)功率)時,,檢波器才能檢測出信號,因此在頻率源輸出信號頻率從f1跳變到f2的過程中,,頻譜儀只能檢測出(t3-t2)這段時間的信號跳變曲線,,如圖6所示,而從頻率f1(121 MHz)失鎖到達到頻率f2(185 MHz)觸發(fā)功率的這段時間(t2-t1)則無法測試,,也就是說,,頻譜儀檢測不到完整的鎖定時間。實驗測得(t3-t2)這段時間為42.33 μs,。

wdz3-t6.gif

    具體測試的流程如圖7所示,。

wdz3-t7.gif

    另外,在測試過程中還需特別注意頻譜分析儀的分辨率帶寬和觸發(fā)功率的設(shè)置,。分辨率帶寬表征了其分辨鄰近頻率信號的能力[16],,設(shè)置的值不應(yīng)小于PLLFS的輸出頻率分辨率,,否則測得的時間將會延長,甚至不會出現(xiàn)穩(wěn)定的數(shù)據(jù),。觸發(fā)功率的選擇也尤為重要,,設(shè)置不當將會導致錯誤的測試結(jié)果,如圖8所示,,其他條件相同,,只改變觸發(fā)功率分別為-35 dBm,-38 dBm和-40 dBm,,測得的時間持續(xù)增加,,表明測試結(jié)果錯誤,直到觸發(fā)功率小于-40 dBm后,,測得的時間才趨于平穩(wěn),,測試結(jié)果才有效。

wdz3-t8.gif

    本次實驗測得的結(jié)果比57.32 μs少了約15 μs,,偏離誤差達到-26.2%,,缺少的時間為圖6中(t2-t1)的時間,這段時間無法使用頻譜儀測試,,需要額外判斷或測量,,這樣才能較準確地測得鎖定時間。

3.2 示波器直接測量法

    這種方法是將PLL輸出信號接入示波器的模擬通道,,直接在顯示屏上觀察頻率的跳變情況,。示波器的內(nèi)部結(jié)構(gòu)如圖9所示,被測信號由輸入端送至垂直系統(tǒng),,經(jīng)內(nèi)部放大電路后加至示波管的垂直偏轉(zhuǎn)板,,使光點垂直運動;水平系統(tǒng)中掃描信號發(fā)生器產(chǎn)生鋸齒波電壓,,經(jīng)放大后加至示波管的水平偏轉(zhuǎn)板,,使光點沿水平方向勻速運動,二者合成,,光點便在熒光屏上描繪出被測電壓隨時間變化的規(guī)律,,即信號的時域電壓波形。

wdz3-t9.gif

    Agilent MSO-X 2024A示波器只能測試從直流到200 MHz頻率的輸出信號,,而且由于測試儀器采樣率(2 GSa/s)和掃描時間精度(1 μs)的限制,,示波器直接測量法的誤差較大,如圖10中1,、2號兩個時間點很難精確定位,,這使得測試結(jié)果的偏差達到(57±5)μs,相對于標準值57.32 μs的偏離誤差為-9.3%~8.2%,,而且即使選用更高采樣率的示波器也難以判斷信號到底在哪個時間點穩(wěn)定下來,。隨著PLLFS輸出信號性能的提升,,示波器直接測量法越來越難以滿足測試的指標要求,。

wdz3-t10.gif

3.3 檢測VCO調(diào)諧電壓法

    PLLFS在鎖定狀態(tài)下,,其VCO的調(diào)諧電壓為一固定值。當環(huán)路失鎖時,,調(diào)諧電壓會急劇變化,,直到再次達到相位鎖定,,調(diào)諧電壓會穩(wěn)定在另一個固定值[17]。根據(jù)這一原理,,用示波器的探針探測VCO的調(diào)諧電壓端,,然后啟動PLLFS控制程序,實驗測得的波形如圖11所示,,頻率從121 MHz跳變到185 MHz的鎖定時間約為54 μs,。實驗發(fā)現(xiàn),環(huán)路失鎖時示波器上能夠清晰地顯示出VCO調(diào)諧電壓端的急劇變化,,但是我們難以精確定位穩(wěn)定頻率的時間點,,如圖11中1、2號位置,,這導致了測試誤差急劇加大,,不同的取點位置使測試結(jié)果在52 μs~64 μs的范圍內(nèi)變化,相比于57.32 μs的偏離誤差為-9.3%~11.7%,。這些誤差的第一個原因是鎖相環(huán)路無論在鎖定狀態(tài)還是在失鎖狀態(tài),,VCO調(diào)諧端總有電壓信號輸出,無法判定輸出信號在哪個時間點上實現(xiàn)了穩(wěn)定[17],。第二個原因,VCO的調(diào)諧電壓是鎖相環(huán)內(nèi)相位誤差的函數(shù),,而不是輸出頻率的函數(shù),,輸出頻率穩(wěn)定時相位誤差可能還未達到穩(wěn)定,進而造成調(diào)諧電壓的不穩(wěn)[11],。

wdz3-t11.gif

3.4 檢測“LD引腳”法

    LD(Lock Detect)是PLL“數(shù)字鎖定檢測”的輸出引腳,,此引腳輸出邏輯高電平時表示PLL鎖定,邏輯低電平輸出表示PLL失鎖[14],。實驗用示波器的探針檢測ADF4351的LD引腳,,之后啟動PLLFS的控制程序,測得輸出信號頻率從121 MHz跳變到185 MHz的鎖定時間約為52 μs,,如圖12所示,。

wdz3-t12.gif

    寫給頻率源的固有寄存器值決定了該方法的測量誤差,ADF4351芯片在連續(xù)40個相位檢測周期內(nèi)的絕對相位誤差均小于10 ns,,LD引腳才會是高電平[14](在時鐘的上升沿實現(xiàn)電平跳變,,故可以忽略延時效應(yīng)),,這是鎖相環(huán)芯片內(nèi)部的電路邏輯結(jié)構(gòu)所限制的,當LD引腳為高電平時,,鎖相環(huán)可能還未達到真正的鎖定狀態(tài),,或者是已經(jīng)失鎖而尚未來得及變換電平。因此“LD引腳”法測量鎖定時間的準確度較差,,實驗測試結(jié)果較標準值少了5.32 μs,,偏離誤差為-9.3%,已不能滿足測試要求,。

4 橫向?qū)Ρ确治黾敖Y(jié)論

    根據(jù)第3節(jié)的分析,,由于測試原理以及測試設(shè)備的區(qū)別,測得的鎖定時間均存在不同程度的偏離誤差,。從頻譜分析儀法的實驗分析來看,,其測試鎖定時間的流程復雜,測試難度較大,,而且并不能反應(yīng)PLLFS輸出頻率跳變的全過程,,測試結(jié)果的偏離誤差為-26.2%,在實際使用中必須額外判斷或測量缺失的部分,。示波器直接測量法,、檢測VCO調(diào)諧電壓法和檢測LD引腳法的誤差也都相當大,偏離誤差分別為-9.3%~8.2%,、-9.3%~11.7%和-9.3%,,不能準確測試出ADF4351頻綜的鎖定時間。

    當PLLFS頻率跳變的鎖定時間為幾毫秒或幾百微秒時,,測試指標可以忍受幾微秒的偏差,,但是如今頻率源的鎖定時間設(shè)計得越來越短,甚至達到了十幾微秒的程度,,已不能容忍1微秒以上的測試誤差,,在本文所使用的方法中只有信號源分析法可以滿足這樣苛刻的測試要求。而目前類似頻譜儀測量法,、示波器直接測量法,、檢測VCO調(diào)諧電壓法和檢測LD引腳法這些仍然是很多研究機構(gòu)測試鎖定時間的常用手段,在測試結(jié)果后并沒有深究測試原理以及所使用的儀器引入的測量誤差,。所以當PLLFS鎖定時間為百微秒以下的測試指標時,,一定要使用偏離誤差小、能真實反映跳變?nèi)^程的測試方法,。

    通過本文的實驗以及對比分析,,推薦測試指標在100 μs內(nèi)的鎖定時間選用信號源分析儀,100 μs以上的鎖定時間則可根據(jù)實驗條件和測試指標選擇合適的方法進行測試,但一定要給出測量誤差以作參考,。

參考文獻

[1] 張厥盛,,鄭繼禹,萬心平.鎖相技術(shù)[M].西安:西安電子科技大學出版社,,2012:168-171.

[2] 張玉興.射頻模擬電路與系統(tǒng)[M].成都:電子科技大學出版社,,2000:400-429.

[3] 白居憲.直接數(shù)字頻率合成[M].西安:西安交通大學出版社,2007:2-101.

[4] 楊建軍.DDS+PLL組合系統(tǒng)及實例[J].電訊技術(shù),,2001(l):72-75.

[5] 惲小華.現(xiàn)代頻率合成技術(shù)綜述[J].電子學報,,1995,23(10):148-150.

[6] 遠坂俊昭.鎖相環(huán)電路設(shè)計與應(yīng)用[M].北京:科學出版社,,2006:1-50.

[7] 王家禮,,孫璐.頻率合成技術(shù)[M].西安:西安電子科技大學出版社,2009:3-59.

[8] 王志勤,,魏然,,王小云.全球移動通信系統(tǒng)(GSM)的技術(shù)及發(fā)展[J].電信科學,1996(4):9-18.

[9] 趙坤,,滿家漢,,葉青,等.無線通訊系統(tǒng)頻率合成器結(jié)構(gòu)設(shè)計綜述[J].微電子學,,2006(2):177-181.

[10] 黃武.一種TD-LTE綜測儀中跳頻合成器的設(shè)計[J].電子設(shè)計工程,,2014(22):171-173.

[11] Dean Banerjee.PLL performance,simulation and design,,4th edition[M].National Semiconductor Corporation,,2006:138-147.

[12] 陳華.應(yīng)用于工業(yè)無線傳感網(wǎng)(WIA)的高性能小數(shù)頻率綜合器的研究與設(shè)計[D].北京:中國科學院微電子研究所,2014.

[13] 王彥斌.微波頻率源及其測量[M].陜西:陜西科學技術(shù)出版社,,1991:192-201.

[14] Analog Devices Inc.Wideband Synthesizer with Integrated VCO,,ADF4351.

[15] Keysight Technologies.E5052B信號源分析儀技術(shù)概述[EB/OL].[2015-7-22].http://literature.cdn.keysight.com/litweb/pdf/5989-6389CHCN.pdf?id=1178340-3-chi

[16] 謝寧芳.影響頻譜分析儀頻率分辨率的因素[J].現(xiàn)代電子技術(shù),2011(14),;166-168,,172.

[17] 劉建宇.頻率綜合器跳頻時間測試[J].上海航天,2005(4):56-59.

此內(nèi)容為AET網(wǎng)站原創(chuàng),,未經(jīng)授權(quán)禁止轉(zhuǎn)載。