當今的半導體行業(yè)競爭激烈,，而晶圓制造作為關(guān)鍵的環(huán)節(jié),，廠商之間的競爭也是空前激烈，特別是英特爾（Intel）,、臺積電（TSMC）,、三星（Samsung）和格羅方德（GlobalFoundries）這幾個行業(yè)大佬,，在爭取大客戶方面更是用盡渾身解數(shù)，明爭暗斗得不可開交,?？偟膩碚f，眼下的半導體制造之爭,，主要表現(xiàn)在兩方面：一是工藝技術(shù),，即FinFET和SOI,；二是工藝節(jié)點，即16/14nm,、10nm和7nm,。

　　工藝技術(shù)之爭

　　1. FinFET為主流

　　目前，F(xiàn)inFET（Fin Field-Effect Transistor,，鰭式場效應晶體管）是所有大型晶圓制造廠商采用的主流先進工藝,。在傳統(tǒng)晶體管結(jié)構(gòu)中，控制電流通過閘門,，只能在閘門的一側(cè)控制電路的接通與斷開,，屬于平面架構(gòu)。在FinFET架構(gòu)中,，閘門成類似魚鰭的叉狀3D結(jié)構(gòu),，可于電路的兩側(cè)控制電路的接通與斷開。這種設計可以大幅改善電路控制并減少漏電流,，也可以大幅縮短晶體管的閘長,。

　　2. SOI崛起

　　上世紀80年代，業(yè)界就有人提出了SOI（Silicon-On-Insulator,，絕緣體上硅）工藝設想,，當時，伯克利的胡正明教授也指出,，當摩爾定律走到極限的時候,，能夠推動半導體產(chǎn)業(yè)繼續(xù)向前發(fā)展的技術(shù)會有兩種,，一是FinFET，另外一個就是SOI,。

　　SOI是CMOS工藝的特殊版本,，二者最大的不同在于襯底，CMOS的襯底是導電的,，而SOI采用絕緣體硅工藝,，其襯底是不導電的，而導熱性又比較好,，因此,，可以利用這一特性，通過特殊方法,，彌補其在擊穿電壓特性上的不足,，從而實現(xiàn)高功率電路。

　　特殊結(jié)構(gòu)使SOI電路具有較高的跨導,、低寄生電容,、減弱的短溝效應和較為陡直的亞閾斜率,。SOI技術(shù)的另一特性是耐高溫，在高溫環(huán)境下,，SOI器件性能明顯優(yōu)于體硅器件,，這是因為高溫下與體硅器件相比，SOI器件的源和漏結(jié)面積小,，可使漏電流降低很多,。FD-SOI（全耗盡絕緣硅）工藝在射頻（RF）和物聯(lián)網(wǎng)芯片方面的優(yōu)勢明顯。

　　雖然SOI工藝成功之路歷經(jīng)坎坷,，但目前已經(jīng)滲透入主流市場,。蘋果的iPhone 6s就采用了SOI工藝射頻芯片，此外,，Intel和IBM也正使用SOI工藝來推動硅光子技術(shù)的發(fā)展,。

　　相比FinFET工藝，F(xiàn)D-SOI晶體可節(jié)省20%的管芯成本和50%的氧化埋層成本

　　目前,，格羅方德是SOI工藝的主要推進者,，該公司聲稱，其FD-SOI（全耗盡絕緣硅）在未來4年內(nèi)的銷售量將超過FinFET,。為此,，格羅方德推出了22nm的“22FDX”SOI平臺，并表示這項工藝在能實現(xiàn)更低功耗的同時,，還具有與28nm工藝相似的成本優(yōu)勢,，并且性能可與FinFET技術(shù)相媲美。

　　格羅方德的22nm FD-SOI項目于2016年下半年在德國德累斯頓工廠投產(chǎn),，為此已投資2.5億美元,。ARM、Imagination,、意法半導體,、飛思卡爾、VeriSilicon,、IBS,、Semeria、Soitec等都表達了支持,，宣布將會采納該工藝,。

　　以前按照摩爾定律，大家總認為芯片成本會不斷降低,，但是在28nm以后,，如果采用FinFET工藝，單個晶體管的成本不降反升,，所以,，是成本讓摩爾定律出現(xiàn)了危機,！而這正是“22FDX”SOI平臺要解決的問題，該技術(shù)最有價值的一點就是它提供的性能和功耗堪比FinFET,，但成本卻與28nm相當,。

　　FinFET可以做到10nm和7nm級別，F(xiàn)D-SOI也具有相同的能力,，并且成本更低,。格羅方德認為，22FDX正好處于14LPP/LPE和10LLD之間,，該公司的下一個目標是實現(xiàn)與10nm FinFET相對應的性能,，但是可以降低20%~30%的芯片成本。

　　工藝節(jié)點之爭

　　在智能手機處理器芯片方面,，不管是高通,、聯(lián)發(fā)科，還是代工企業(yè)臺積電和三星,，均在力推10nm和7nm工藝,，尤其是10nm，臺積電已經(jīng)明確表示將會在年底生產(chǎn)10nm芯片,，而聯(lián)發(fā)科（Helio X30）和華為海思（麒麟970）也表示會在年底采用臺積電10nm FinFET技術(shù)代工,。不過從10nm FinFET代工技術(shù)來看，臺積電和三星暫時還難定輸贏,，臺積電奪下了蘋果的訂單,，三星拿下了高通的訂單，兩家力均勢敵,，因此,，雙方將在7nm一決高低。

　　從臺積電和三星公布的7nm代工服務時間表來看,，臺積電將會在明年第一季度開始設計定案，并在2018年初量產(chǎn),；而三星也稱將在2019年第四季度量產(chǎn),。此外，從設備方面來看,，臺積電和三星均采用了ASML的EUV光刻機,，臺積電將于2017年第一季度采用ASML的光刻機，部分用于7nm芯片制造,，部分用于2020年以后的5nm芯片制造,；三星則計劃在2017年第二季度采用ASML的EUV光刻機，而EUV光刻機有助于提升7nm,、甚至5nm芯片的良率,。據(jù)統(tǒng)計,，目前英特爾有5臺EUV光刻機，帶4臺訂單,；臺積電也有5臺,，帶2臺訂單；三星有3臺,，帶3臺訂單,；格羅方德有1臺，帶1臺訂單,。

　　虛實相間的工藝節(jié)點

　　實際上,，不管是臺積電還是三星，他們的芯片制造工藝線寬都沒有達到實際的14nm/16nm,，臺積電客戶透露,，臺積電目前量產(chǎn)的16nm蘋果A10處理器，其實與英特爾的22nm制程差不多,，高通也認可這一觀點,。

　　臺積電目前的16nm工藝，原本計劃和英特爾一樣叫做20nm工藝,，因為該制造工藝的最小線寬和量產(chǎn)的前一代20nm工藝差不多,，只不過采用了FinFET技術(shù)，不過,，對于同樣的制造工藝,，三星卻稱其為14nm，其實并非嚴格意義上的14nm,，只是性能上等效14nm,，因此，臺積電也跟隨三星虛稱為16nm,。

　　據(jù)了解,，除了臺積電、三星,、格羅方德以外,，目前制造工藝技術(shù)最先進的英特爾也存在虛報現(xiàn)象。臺積電的16nm制程實際最小線寬是33nm,，16nm FinFET Plus線寬則為30nm,，而三星第一代14nm的最小線寬是30nm，14nm FinFET則是20nm,，英特爾14nm制程經(jīng)過測量后發(fā)現(xiàn),，分別是20nm和24nm。

　　對于究竟是幾個納米線寬，目前沒有行業(yè)標準,，太多產(chǎn)品沒法定義,。英特爾每年在研發(fā)上花100億美元，而臺積電才20億美元,，可以看出英特爾在技術(shù)上仍然領(lǐng)先,，但領(lǐng)先的幅度已慢慢縮小。而對客戶而言,，看的不僅僅是技術(shù)領(lǐng)先與否,，包含良率、耗電量等因素都在考量范圍之內(nèi),，而非只有制程一項因素而已,。如果光從數(shù)字就可評斷，那先前蘋果A9芯片門事件也不會鬧得沸沸揚揚了,，畢竟三星的整體數(shù)字是優(yōu)于臺積電的,。

　　很多半導體人認為，摩爾定律終究會終結(jié),，只是早晚的問題,。我甚至懷疑，芯片真的會做到5nm嗎,？做到現(xiàn)在這個程度已經(jīng)很厲害了,，做到5nm設備成本太高。所謂摩爾定律終結(jié)在5nm時期,，就是終結(jié)在成本上,，其在技術(shù)層面實現(xiàn)是可以的，但真的實現(xiàn)的話,，投片的成本太高,，而性能的提升有限，所以意義不大,。

　　國際電機電子工程協(xié)會（IEEE）指出,，微處理器中的晶體管體積，將在2021年停止縮小,。從時間方面來看,，2021年，正好是臺積電,、三星等芯片代工廠5nm芯片開始量產(chǎn)的時候，如果IEEE預估準確的話,，那就意味著摩爾定律終結(jié)在5nm工藝,。