1.原理圖常見錯誤：
（1）ERC報告管腳沒有接入信號：
a. 創(chuàng)建封裝時給管腳定義了I/O屬性,；
b.創(chuàng)建元件或放置元件時修改了不一致的grid屬性,，管腳與線沒有連上；
c. 創(chuàng)建元件時pin方向反向,，必須非pin name端連線。
（2）元件跑到圖紙界外：沒有在元件庫圖表紙中心創(chuàng)建元件,。
（3）創(chuàng)建的工程文件網(wǎng)絡(luò)表只能部分調(diào)入pcb：生成netlist時沒有選擇為global,。
（4）當使用自己創(chuàng)建的多部分組成的元件時,，千萬不要使用annotate.
2.PCB中常見錯誤：
（1）網(wǎng)絡(luò)載入時報告NODE沒有找到：
a. 原理圖中的元件使用了pcb庫中沒有的封裝；
b. 原理圖中的元件使用了pcb庫中名稱不一致的封裝,；
c. 原理圖中的元件使用了pcb庫中pin number不一致的封裝,。如三極管：sch中pin number 為e,b,c, 而pcb中為1，2,，3,。
（2）打印時總是不能打印到一頁紙上：
a. 創(chuàng)建pcb庫時沒有在原點；
b. 多次移動和旋轉(zhuǎn)了元件,，pcb板界外有隱藏的字符,。選擇顯示所有隱藏的字符， 縮小pcb, 然后移動字符到邊界內(nèi),。
（3）DRC報告網(wǎng)絡(luò)被分成幾個部分：
表示這個網(wǎng)絡(luò)沒有連通,，看報告文件，使用選擇CONNECTED COPPER查找,。
另外提醒朋友盡量使用WIN2000, 減少藍屏的機會,；多幾次導(dǎo)出文件，做成新的DDB文件,，減少文件尺寸和PROTEL僵死的機會,。如果作較復(fù)雜得設(shè)計，盡量不要使用自動布線,。
在PCB設(shè)計中,，布線是完成產(chǎn)品設(shè)計的重要步驟，可以說前面的準備工作都是為它而做的,， 在整個PCB中,，以布線的設(shè)計過程限定最高，技巧最細,、工作量最大,。PCB布線有單面布線、 雙面布線及多層布線,。布線的方式也有兩種：自動布線及交互式布線,，在自動布線之前， 可以用交互式預(yù)先對要求比較嚴格的線進行布線,，輸入端與輸出端的邊線應(yīng)避免相鄰平行,， 以免產(chǎn)生反射干擾。必要時應(yīng)加地線隔離,，兩相鄰層的布線要互相垂直,，平行容易產(chǎn)生寄生耦合。
自動布線的布通率,，依賴于良好的布局,，布線規(guī)則可以預(yù)先設(shè)定,， 包括走線的彎曲次數(shù)、導(dǎo)通孔的數(shù)目,、步進的數(shù)目等,。一般先進行探索式布經(jīng)線，快速地把短線連通,， 然后進行迷宮式布線,，先把要布的連線進行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開已布的線,。 并試著重新再布線,，以改進總體效果。
對目前高密度的PCB設(shè)計已感覺到貫通孔不太適應(yīng)了,， 它浪費了許多寶貴的布線通道,，為解決這一矛盾，出現(xiàn)了盲孔和埋孔技術(shù),，它不僅完成了導(dǎo)通孔的作用,， 還省出許多布線通道使布線過程完成得更加方便，更加流暢,，更為完善,，PCB 板的設(shè)計過程是一個復(fù)雜而又簡單的過程，要想很好地掌握它,，還需廣大電子工程設(shè)計人員去自已體會,， 才能得到其中的真諦。
***********************************************************************************************
2,、設(shè)計流程
PCB的設(shè)計流程分為網(wǎng)表輸入,、規(guī)則設(shè)置、元器件布局,、布線,、檢查、復(fù)查,、輸出六個步驟.
2.1 網(wǎng)表輸入
網(wǎng)表輸入有兩種方法,，一種是使用PowerLogic的OLE PowerPCB Connection功能，選擇Send Netlist,，應(yīng)用OLE功能,，可以隨時保持原理圖和PCB圖的一致，盡量減少出錯的可能,。另一種方法是直接在PowerPCB中裝載網(wǎng)表,，選擇File->Import,，將原理圖生成的網(wǎng)表輸入進來,。
2.2 規(guī)則設(shè)置
如果在原理圖設(shè)計階段就已經(jīng)把PCB的設(shè)計規(guī)則設(shè)置好的話,，就不用再進行設(shè)置.這些規(guī)則了,，因為輸入網(wǎng)表時，設(shè)計規(guī)則已隨網(wǎng)表輸入進PowerPCB了,。如果修改了設(shè)計規(guī)則，必須同步原理圖,，保證原理圖和PCB的一致,。除了設(shè)計規(guī)則和層定義外，還有一些規(guī)則需要設(shè)置,，比如Pad Stacks,，需要修改標準過孔的大小。如果設(shè)計者新建了一個焊盤或過孔,，一定要加上Layer 25,。
注意：
PCB設(shè)計規(guī)則、層定義,、過孔設(shè)置,、CAM輸出設(shè)置已經(jīng)作成缺省啟動文件，名稱為Default.stp,，網(wǎng)表輸入進來以后,，按照設(shè)計的實際情況，把電源網(wǎng)絡(luò)和地分配給電源層和地層,，并設(shè)置其它高級規(guī)則,。在所有的規(guī)則都設(shè)置好以后，在PowerLogic中,，使用OLE PowerPCB Connection的Rules From PCB功能,，更新原理圖中的規(guī)則設(shè)置，保證原理圖和PCB圖的規(guī)則一致,。
2.3 元器件布局
網(wǎng)表輸入以后,，所有的元器件都會放在工作區(qū)的零點，重疊在一起,，下一步的工作就是把這些元器件分開,，按照一些規(guī)則擺放整齊，即元器件布局,。PowerPCB提供了兩種方法,，手工布局和自動布局。
2.3.1 手工布局
1. 工具印制板的結(jié)構(gòu)尺寸畫出板邊（Board Outline）,。
2. 將元器件分散（Disperse Components）,，元器件會排列在板邊的周圍。
3. 把元器件一個一個地移動,、旋轉(zhuǎn),，放到板邊以內(nèi),，按照一定的規(guī)則擺放整齊。
2.3.2 自動布局
PowerPCB提供了自動布局和自動的局部簇布局,，但對大多數(shù)的設(shè)計來說,，效果并不理想，不推薦使用,。
2.3.3 注意事項
a. 布局的首要原則是保證布線的布通率,，移動器件時注意飛線的連接，把有連線關(guān)系的器件放在一起
b. 數(shù)字器件和模擬器件要分開,，盡量遠離
c. 去耦電容盡量靠近器件的VCC
d. 放置器件時要考慮以后的焊接,，不要太密集
e. 多使用軟件提供的Array和Union功能，提高布局的效率
2.4 布線
布線的方式也有兩種,，手工布線和自動布線,。PowerPCB提供的手工布線功能十分強大，包括自動推擠,、在線設(shè)計規(guī)則檢查（DRC）,，自動布線由Specctra的布線引擎進行，通常這兩種方法配合使用,，常用的步驟是手工—自動—手工,。
2.4.1 手工布線
1. 自動布線前，先用手工布一些重要的網(wǎng)絡(luò),，比如高頻時鐘,、主電源等，這些網(wǎng)絡(luò)往往對走線距離,、線寬,、線間距、屏蔽等有特殊的要求,；另外一些特殊封裝,，如BGA，自動布線很難布得有規(guī)則,，也要用手工布線,。
2. 自動布線以后，還要用手工布線對PCB的走線進行調(diào)整,。
2.4.2 自動布線
手工布線結(jié)束以后,，剩下的網(wǎng)絡(luò)就交給自動布線器來自布。選擇Tools->SPECCTRA,，啟動Specctra布線器的接口,，設(shè)置好DO文件，按Continue就啟動了Specctra布線器自動布線，結(jié)束后如果布通率為100%,，那么就可以進行手工調(diào)整布線了,；如果不到100%，說明布局或手工布線有問題,，需要調(diào)整布局或手工布線,，直至全部布通為止。
2.4.3 注意事項
a. 電源線和地線盡量加粗
b. 去耦電容盡量與VCC直接連接
c. 設(shè)置Specctra的DO文件時,，首先添加Protect all wires命令,，保護手工布的線不被自動布線器重布
d. 如果有混合電源層，應(yīng)該將該層定義為Split/mixed Plane,，在布線之前將其分割，布完線之后,，使用Pour Manager的Plane Connect進行覆銅
e. 將所有的器件管腳設(shè)置為熱焊盤方式,，做法是將Filter設(shè)為Pins，選中所有的管腳,，修改屬性,，在Thermal選項前打勾
f. 手動布線時把DRC選項打開，使用動態(tài)布線（Dynamic Route）
2.5 檢查
檢查的項目有間距（Clearance）,、連接性（Connectivity）,、高速規(guī)則（High Speed）和電源層（Plane），這些項目可以選擇Tools->Verify Design進行,。如果設(shè)置了高速規(guī)則,，必須檢查，否則可以跳過這一項,。檢查出錯誤,，必須修改布局和布線。
注意：
有些錯誤可以忽略,，例如有些接插件的Outline的一部分放在了板框外,，檢查間距時會出錯；另外每次修改過走線和過孔之后,，都要重新覆銅一次,。
2.6 復(fù)查
復(fù)查根據(jù)“PCB檢查表”，內(nèi)容包括設(shè)計規(guī)則,，層定義,、線寬、間距,、焊盤,、過孔設(shè)置；還要重點復(fù)查器件布局的合理性，電源,、地線網(wǎng)絡(luò)的走線,，高速時鐘網(wǎng)絡(luò)的走線與屏蔽，去耦電容的擺放和連接等,。復(fù)查不合格,，設(shè)計者要修改布局和布線，合格之后,，復(fù)查者和設(shè)計者分別簽字,。
2.7 設(shè)計輸出
PCB設(shè)計可以輸出到打印機或輸出光繪文件。打印機可以把PCB分層打印,，便于設(shè)計者和復(fù)查者檢查,；光繪文件交給制板廠家，生產(chǎn)印制板,。光繪文件的輸出十分重要,，關(guān)系到這次設(shè)計的成敗，下面將著重說明輸出光繪文件的注意事項,。
a. 需要輸出的層有布線層（包括頂層,、底層、中間布線層）,、電源層（包括VCC層和GND層）,、絲印層（包括頂層絲印、底層絲?。?、阻焊層（包括頂層阻焊和底層阻焊），另外還要生成鉆孔文件（NC Drill）
b. 如果電源層設(shè)置為Split/Mixed,，那么在Add Document窗口的Document項選擇Routing,，并且每次輸出光繪文件之前，都要對PCB圖使用Pour Manager的Plane Connect進行覆銅,；如果設(shè)置為CAM Plane,，則選擇Plane，在設(shè)置Layer項的時候,，要把Layer25加上,，在Layer25層中選擇Pads和Viasc. 在設(shè)備設(shè)置窗口（按Device Setup），將Aperture的值改為199
d. 在設(shè)置每層的Layer時,，將Board Outline選上
e. 設(shè)置絲印層的Layer時,，不要選擇Part Type，選擇頂層（底層）和絲印層的Outline,、Text,、Line
f. 設(shè)置阻焊層的Layer時,，選擇過孔表示過孔上不加阻焊，不選過孔表示家阻焊,，視具體情況確定
g. 生成鉆孔文件時,，使用PowerPCB的缺省設(shè)置，不要作任何改動,。
h. 所有光繪文件輸出以后,，用CAM350打開并打印，由設(shè)計者和復(fù)查者根據(jù)“PCB檢查表”檢查,。
***********************************************************************************************
過孔
過孔（via）是多層PCB的重要組成部分之一,，鉆孔的費用通常占PCB制板費用的30%到40%。簡單的說來,，PCB上的每一個孔都可以稱之為過孔,。從作用上看，過孔可以分成兩類：一是用作各層間的電氣連接,；二是用作器件的固定或定位,。如果從工藝制程上來說，這些過孔一般又分為三類,，即盲孔(blind via)、埋孔(buried via)和通孔(through via),。盲孔位于印刷線路板的頂層和底層表面,，具有一定深度，用于表層線路和下面的內(nèi)層線路的連接,，孔的深度通常不超過一定的比率(孔徑),。埋孔是指位于印刷線路板內(nèi)層的連接孔，它不會延伸到線路板的表面,。上述兩類孔都位于線路板的內(nèi)層,，層壓前利用通孔成型工藝完成，在過孔形成過程中可能還會重疊做好幾個內(nèi)層,。第三種稱為通孔,，這種孔穿過整個線路板，可用于實現(xiàn)內(nèi)部互連或作為元件的安裝定位孔,。由于通孔在工藝上更易于實現(xiàn),，成本較低，所以絕大部分印刷電路板均使用它,，而不用另外兩種過孔,。以下所說的過孔，沒有特殊說明的,，均作為通孔考慮,。
從設(shè)計的角度來看，一個過孔主要由兩個部分組成，一是中間的鉆孔（drill hole）,二是鉆孔周圍的焊盤區(qū),，見下圖,。這兩部分的尺寸大小決定了過孔的大小。很顯然,，在高速,高密度的PCB設(shè)計時,，設(shè)計者總是希望過孔越小越好，這樣板上可以留有更多的布線空間,，此外,，過孔越小，其自身的寄生電容也越小,，更適合用于高速電路,。但孔尺寸的減小同時帶來了成本的增加，而且過孔的尺寸不可能無限制的減小,，它受到鉆孔(drill)和電鍍（plating）等工藝技術(shù)的限制：孔越小,，鉆孔需花費的時間越長，也越容易偏離中心位置,；且當孔的深度超過鉆孔直徑的6倍時,，就無法保證孔壁能均勻鍍銅。比如,，現(xiàn)在正常的一塊6層PCB板的厚度（通孔深度）為50Mil左右,，所以PCB廠家能提供的鉆孔直徑最小只能達到8Mil。
二,、過孔的寄生電容
過孔本身存在著對地的寄生電容,，如果已知過孔在鋪地層上的隔離孔直徑為D2,過孔焊盤的直徑為D1,PCB板的厚度為T,板基材介電常數(shù)為ε,則過孔的寄生電容大小近似于：
C=1.41εTD1/(D2-D1)
過孔的寄生電容會給電路造成的主要影響是延長了信號的上升時間，降低了電路的速度,。舉例來說,，對于一塊厚度為50Mil的PCB板，如果使用內(nèi)徑為10Mil,，焊盤直徑為20Mil的過孔,，焊盤與地鋪銅區(qū)的距離為32Mil,則我們可以通過上面的公式近似算出過孔的寄生電容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，這部分電容引起的上升時間變化量為：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps ,。從這些數(shù)值可以看出,，盡管單個過孔的寄生電容引起的上升延變緩的效用不是很明顯，但是如果走線中多次使用過孔進行層間的切換,，設(shè)計者還是要慎重考慮的,。
三、過孔的寄生電感
同樣,，過孔存在寄生電容的同時也存在著寄生電感,，在高速數(shù)字電路的設(shè)計中,，過孔的寄生電感帶來的危害往往大于寄生電容的影響。它的寄生串聯(lián)電感會削弱旁路電容的貢獻,，減弱整個電源系統(tǒng)的濾波效用,。我們可以用下面的公式來簡單地計算一個過孔近似的寄生電感：
L=5.08h[ln(4h/d)+1]其中L指過孔的電感，h是過孔的長度,，d是中心鉆孔的直徑,。從式中可以看出，過孔的直徑對電感的影響較小,，而對電感影響最大的是過孔的長度,。仍然采用上面的例子，可以計算出過孔的電感為：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH ,。如果信號的上升時間是1ns,，那么其等效阻抗大小為：XL=πL/T10-90=3.19Ω。這樣的阻抗在有高頻電流的通過已經(jīng)不能夠被忽略,，特別要注意,，旁路電容在連接電源層和地層的時候需要通過兩個過孔，這樣過孔的寄生電感就會成倍增加,。
四,、高速PCB中的過孔設(shè)計
通過上面對過孔寄生特性的分析，我們可以看到,，在高速PCB設(shè)計中,，看似簡單的過孔往往也會給電路的設(shè)計帶來很大的負面效應(yīng)。為了減小過孔的寄生效應(yīng)帶來的不利影響,，在設(shè)計中可以盡量做到：
1、從成本和信號質(zhì)量兩方面考慮,，選擇合理尺寸的過孔大小,。比如對6-10層的內(nèi)
存模塊PCB設(shè)計來說，選用10/20Mil（鉆孔/焊盤）的過孔較好,，對于一些高密度的小尺寸的板子,，也可以嘗試使用8/18Mil的過孔。目前技術(shù)條件下,，很難使用更小尺寸的過孔了,。對于電源或地線的過孔則可以考慮使用較大尺寸，以減小阻抗,。
2,、上面討論的兩個公式可以得出，使用較薄的PCB板有利于減小過孔的兩種寄
生參數(shù),。
3,、PCB板上的信號走線盡量不換層,，也就是說盡量不要使用不必要的過孔。
4,、電源和地的管腳要就近打過孔,，過孔和管腳之間的引線越短越好，因為它們會導(dǎo)致電感的增加,。同時電源和地的引線要盡可能粗,，以減少阻抗。
5,、在信號換層的過孔附近放置一些接地的過孔,，以便為信號提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地過孔,。當然,，在設(shè)計時還需要靈活多變。前面討論的過孔模型是每層均有焊盤的情況,，也有的時候,，我們可以將某些層的焊盤減小甚至去掉。特別是在過孔密度非常大的情況下,，可能會導(dǎo)致在鋪銅層形成一個隔斷回路的斷槽,，解決這樣的問題除了移動過孔的位置，我們還可以考慮將過孔在該鋪銅層的焊盤尺寸減小,。