《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 測試測量 > 新品快遞 > SDS1000X-E——SIGLENT基于ZYNQ平臺的新一代入門級示波器

SDS1000X-E——SIGLENT基于ZYNQ平臺的新一代入門級示波器

2017-01-17

111.jpg

概述

2016年11月,,SIGLENT發(fā)布了新一代入門級示波器SDS1000X-E,,它的最高帶寬為200 MHz,采樣率 1 GSa/s,,標(biāo)配存儲深度14 M點(diǎn),;值得一提的是,SIGLENT將之前只在其中高端系列示波器上采用的SPO超級熒光數(shù)字示波器技術(shù),,集成到了這款入門級產(chǎn)品中,,使其具備了靈敏度高、觸發(fā)抖動小的數(shù)字觸發(fā)系統(tǒng),,高達(dá)40萬幀/秒的波形捕獲率和256級輝度等級顯示,; 同時SDS1000X-E還支持豐富的數(shù)據(jù)采集和處理功能,包括智能觸發(fā),、串行總線觸發(fā)和解碼,、歷史模式(History)和順序模式 (Sequence)、豐富的測量和數(shù)學(xué)運(yùn)算,、高達(dá)1M點(diǎn)的FFT等等,,重新定義了入門級示波器。

能夠?qū)⒁恍┲?、高端?shù)字示波器才具有的指標(biāo)和功能體現(xiàn)到入門級示波器中,,得益于SIGLENT在SDS1000X-E中使用了Xilinx的Zynq-7000 SoC作為核心處理芯片。

222.jpg

圖1 SDS1000X-E中集成了Zynq-7000

SDS1000X-E中采用的XC7Z020 SoC芯片,,具有雙核ARM Cortex-A9處理器(PS)+基于Artix-7架構(gòu)的FPGA(PL),,其中處理器部分支持的最高主頻為866 MHz,, FPGA部分則包含85k邏輯單元、4.9 Mb Block RAM和220個DSP Slice,,并提供對常用外部存儲器如DDR2/DDR3的支持,,非常契合數(shù)字示波器中對數(shù)據(jù)進(jìn)行采集、存儲和數(shù)字信號

處理的需求,。同時,,Zynq-7000的PS(處理器系統(tǒng))和PL(可編程邏輯)部分之間通過AXI高速總線互連,可以有效解決傳統(tǒng)數(shù)字存儲示波器中CPU與FPGA間數(shù)據(jù)傳輸?shù)膸捚款i問題,,有利于降低數(shù)字示波器的死區(qū)時間,,提高波形捕獲率。用單片SoC芯片替代傳統(tǒng)的CPU+FPGA的分立方案,,也可以減少硬件布板面積,,有利于將高性能處理系統(tǒng)向緊湊型的入門級示波器中集成。

數(shù)據(jù)采集與存儲

333.jpg

圖2用Zynq-7000構(gòu)架的SPO引擎

SDS1000X-E中采用的高速模-數(shù)轉(zhuǎn)換(ADC)芯片,,其數(shù)據(jù)接口為LVDS差分對形式,,每對LVDS的速率為1 Gbps。采用的Zynq-7000芯片,,其可編程IO的LVDS最高速率可達(dá)1.25 Gbps,,可以保證穩(wěn)定可靠地接收ADC采樣到的數(shù)據(jù)。

同時,,F(xiàn)PGA接收到的高速ADC數(shù)據(jù)需要實時地寫入到存儲器中,,以8-bit,1 GSa/s的ADC為例,,其輸出數(shù)據(jù)的吞吐率為1 GByte/s,。Zynq-7000支持常用的DDR2、DDR3等低成本存儲器,,最高DDR3接口速率可達(dá)1066 MT/s,,因此,使用單片DDR3即可滿足實時存儲上述ADC輸出數(shù)據(jù)的要求,。而且,,Zynq-7000支持PL共享PS的存儲器,只要給PS部分預(yù)留足夠的存儲器帶寬,,剩余帶寬用于存儲ADC數(shù)據(jù),,無須在PL部分再外掛存儲器,降低了成本,。

更為重要的是,,基于Zynq-7000中豐富的可編程邏輯資源(XC7Z020中為85k等效邏輯單元),SDS1000X-E集成高靈敏度,、低抖動,、零溫漂的數(shù)字觸發(fā)系統(tǒng),使得其觸發(fā)更為準(zhǔn)確,;各種智能觸發(fā)功能如斜率,、脈寬、視頻,、超時,、欠幅、碼型等,,能幫助用戶更精確地隔離出感興趣的波形,;總線協(xié)議觸發(fā)甚至能直接用符合條件的總線事件(如I2C總線的起始位,或UART的特定數(shù)據(jù))作為觸發(fā)條件,,極大地方便調(diào)試,。

444.jpg

模擬觸發(fā)                                   數(shù)字觸發(fā)

圖3模擬觸發(fā)系統(tǒng)與數(shù)字觸發(fā)系統(tǒng)的觸發(fā)抖動對比

數(shù)據(jù)交互

隨著數(shù)字示波器設(shè)計復(fù)雜性的增加和處理器處理能力的提升,總線結(jié)構(gòu)日益成為系統(tǒng)性能的瓶頸,。傳統(tǒng)的入門級數(shù)字示波器,,采用低成本的嵌入式處理器作為控制和處理核心,采用低成本的FPGA實現(xiàn)數(shù)據(jù)采集和存儲,,二者之間通過并行的本地總線互連,,處理器作為主設(shè)備,F(xiàn)PGA作為從設(shè)備,;總線上同時還連接其他處理器外設(shè),,如FLASH、USB控制器等,,如圖4所示,。

555.jpg

圖4傳統(tǒng)架構(gòu)的嵌入式處理器與FPGA互連

這種互連方式的最大問題是數(shù)據(jù)吞吐率低,一是因為本地總線一般是異步總線,,理想的情況下一個讀/寫訪問最少需要3個周期(1個setup周期,,1個access周期和1個hold周期)。以16-bit位寬,,外部總線頻率100 MHz的本地總線為例,,其理想的最高總線訪問

吞吐率為66 MB/s;二是因為讀,、寫操作共用一套地址,、數(shù)據(jù)總線,屬于半雙工操作,;三是多個從設(shè)備會競爭總線,,從而降低每個從設(shè)備的有效數(shù)據(jù)吞吐率。以1 GSa/s采樣率的數(shù)字示波器為例,,其采樣10 M點(diǎn)的時間僅為10 ms,,但用于傳輸10 M點(diǎn)的時間(以理想的66 MB/s總線吞吐率為例)至少要150 ms,,是數(shù)據(jù)采樣時間的15倍。換一種說法,,即使不考慮數(shù)據(jù)處理的時間,,死區(qū)時間也達(dá)到了15/16 = 93.75%。

SDS1000X-E采用Zynq SoC架構(gòu),,處理器(PS)和FPGA(PL)之間采用高速AXI總線互連,,可以有效地解決二者間數(shù)據(jù)傳輸?shù)膸捚款i問題,大大提高數(shù)據(jù)吞吐率,,降低示波器的死區(qū)時間,。Zynq-7000中采用的4個AXI-HP端口,每個端口支持最大64-bit位寬,,最高250 MHz時鐘頻率,;同時讀、寫通道分開,,可執(zhí)行全雙工操作,;PS和PL之間屬于點(diǎn)到點(diǎn)傳輸,不存在與其它設(shè)備的總線競爭,。使用單個HP端口傳輸數(shù)據(jù),,其吞吐率都可以輕易達(dá)到雙向各1 GB/s的速度,4個端口總共可達(dá)到的讀,、寫速率一共超過8 GB/s,,遠(yuǎn)遠(yuǎn)大于本地總線的傳輸速率。

666.jpg

圖5 Zynq SoC中處理器與可編程邏輯的互連

數(shù)字信號處理

SDS1000X-E中配備了很多實用性高,、性能強(qiáng)大的數(shù)字信號處理功能,,如支持1 M點(diǎn)運(yùn)算的FFT、增強(qiáng)分辨率(Eres),、14M 全采樣點(diǎn)的串行協(xié)議解碼,、14M 全采樣點(diǎn)的多種測量以及數(shù)學(xué)運(yùn)算等,大大提高了入門級數(shù)字示波器的數(shù)字信號處理能力,。

Zynq-7000豐富的硬件資源,,為SDS1000X-E的數(shù)字信號處理功能提供了強(qiáng)大的支撐。SDS1000X-E中采用的XC7Z020 SoC芯片,,PS部分具有雙核ARM Cortex-A9處理器,,最高主頻為866 MHz, 并行協(xié)處理器NEON可以在軟件層面執(zhí)行數(shù)字信號處理,;PL部分具有220個DSP Slice和4.9 Mb Block RAM,;加上PS和PL之間數(shù)據(jù)接口極高的吞吐率,使得我們可以靈活地為不同的數(shù)字信號處理配置不同的硬件資源,。

運(yùn)算指令復(fù)雜,、適合軟件實現(xiàn)的功能,,可以在PS側(cè)實現(xiàn),如信號上升沿的測量,;需要使用大量乘累加運(yùn)算,,對硬件資源依賴度較高的功能,,可以在PL側(cè)實現(xiàn),,如示波器中常用的插值濾波。

有些復(fù)雜的功能,,則可以利用PS和PL間的高數(shù)據(jù)帶寬進(jìn)行協(xié)同處理,,例如FFT運(yùn)算,在PL側(cè)利用豐富的DSP Slice和Block RAM資源構(gòu)建協(xié)處理器對基本FFT運(yùn)算進(jìn)行硬件加速,,PS側(cè)則實現(xiàn)復(fù)雜的窗函數(shù)計算,、繪圖、UI等操作,?;谶@種協(xié)同處理的架構(gòu),SDS1000X-E上的FFT支持高達(dá)1M 點(diǎn)的FFT,,在獲得極高的頻譜分辨率的同時,,還能大大加快頻譜的刷新速度。圖6顯示了在SDS1000X-E上分別進(jìn)行16 k點(diǎn)和1 M點(diǎn)FFT的頻譜分辨率對比,。此例中我們給示波器輸入了一個雙音信號,,其頻率為100 MHz和100.05 MHz,從16 k點(diǎn)FFT獲得的頻譜圖中我們無法分辨如此靠近的兩個正弦信號,,信號被作為一個頻率顯示出來,;而1 M點(diǎn)FFT的頻譜圖有著明顯更細(xì)致的頻譜以及信號處理增益,從水平100倍展開的圖中可以看出,,兩個相距50 kHz的正弦型號能夠被很好地區(qū)分開,。

777.jpg

圖61M點(diǎn)FFT獲得極高的頻譜分辨率

類似的,在SDS1000X-E還有諸多這種PS和PL間相互協(xié)同處理而獲得的高性能數(shù)字信號處理,。例如,,SDS1000X-E可以對14 M 全采樣點(diǎn)進(jìn)行多種測量和串行協(xié)議解碼,而這是在許多中,、高端示波器中都做不到的,。圖7中,上方兩圖為某主流中端示波器對10 ns上升沿的測量結(jié)果,,下方兩圖為SDS1000X-E對相同信號的測量結(jié)果,。可以看到,,在小時基下,,二者的測量結(jié)果都較為精確,,與實際上升時間相差不大,但在大時基下,,右上圖顯示該示波器在100 us/div下只能顯示"< 48ns"的測量結(jié)果,,注意此時它的原始采樣率仍然有

1 GSa/s,這說明此時它的測量對象并不是原始波形數(shù)據(jù),,而是經(jīng)過壓縮后映射到屏幕上的數(shù)據(jù),。右下圖顯示SDS1000X-E在1 ms/div的時基下的測量結(jié)果,注意此時的采樣率同樣為1 GSa/s,,但顯示的測量精度仍然達(dá)到了1 ns,,能夠較為真實地反映信號的參數(shù)。

SDS1000X-E基于全采樣點(diǎn)的數(shù)字信號處理以及高達(dá)14 M點(diǎn)的存儲深度,,允許用戶在大時基下觀察信號整體的同時,,仍然能獲得細(xì)節(jié)上的處理結(jié)果;同時由于其基于Zynq架構(gòu)的處理方式,,使得信號處理的性能和速度達(dá)到最優(yōu),,具備更好的實時性和靈活性。

888.jpg

圖7壓縮點(diǎn)測量與全采樣點(diǎn)測量精度對比

關(guān)于SDS1000X-E

SIGLENT SDS1000X-E 系列超級熒光示波器,,擁有70M,、100MHz和200MHz 帶寬機(jī)型, 采樣率1GSa/s,, 標(biāo)配存儲深度達(dá)14Mpts,,最常用功能都采用人性化的一鍵式設(shè)計;采用SPO 技術(shù),,具有優(yōu)異的信號保真度:底噪低于業(yè)內(nèi)同類產(chǎn)品,,最小量程只有500μV /div; 創(chuàng)新的數(shù)字觸發(fā)系統(tǒng),觸發(fā)靈敏度高,,觸發(fā)抖動?。徊ㄐ尾东@率高達(dá)400,000 幀/秒(Sequence 模式),,具有256 級輝度等級及色溫顯示,;支持豐富的智能觸發(fā)、串行總線觸發(fā)和解碼,;支持歷史模式(History),、順序模式 (Sequence)和增強(qiáng)分辨率模式(Eres);具備豐富的測量和數(shù)學(xué)運(yùn)算功能,;1M 點(diǎn)FFT 可以得到非常細(xì)致的頻率分辨率,;14M 全采樣點(diǎn)的測量保證了測量精度和采樣精度相同,毫無失真;是一款高性能經(jīng)濟(jì)型通用示波器,。

關(guān)于Zynq-7000

Xilinx Zynq-7000 全可編程 SoC (AP SoC) 系列集成 ARM處理器的軟件可編程性與 FPGA 的硬件可編程性,,不僅可實現(xiàn)重要分析與硬件加速,同時還在單個器件上高度集成 CPU,、DSP,、ASSP 以及混合信號功能。Zynq-7000 器件配備雙核 ARM Cortex-A9 處理器,,該處理器與基于 28nm Artix-7 或 Kintex-7 的可編程邏輯集成,,可實現(xiàn)優(yōu)異的性能功耗比和最大的設(shè)計靈活性。

999.jpg

關(guān)于AXI總線

AXI(Advanced eXtensible Interface)是一種總線協(xié)議,,該協(xié)議是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)協(xié)議中最重要的部分,,是一種面向高性能,、高帶寬,、低延遲的片內(nèi)總線。它的地址/控制和數(shù)據(jù)相位是分離的,,支持不對齊的數(shù)據(jù)傳輸,,同時在突發(fā)傳輸中,只需要首地址,,同時分離的讀寫數(shù)據(jù)通道,、并支持Outstanding傳輸訪問和亂序訪問,并更加容易進(jìn)行時序收斂,。AXI 是AMBA 中一個新的高性能協(xié)議,。AXI 技術(shù)豐富了現(xiàn)有的AMBA 標(biāo)準(zhǔn)內(nèi)容,滿足超高性能和復(fù)雜的片上系統(tǒng)(SoC)設(shè)計的需求,。

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn),。轉(zhuǎn)載的所有的文章,、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容、版權(quán)和其它問題,,請及時通過電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失,。聯(lián)系電話:010-82306118,;郵箱:[email protected]