內容提要：
·可執(zhí)行基于多核并行運算的第三代仿真平臺,，業(yè)界領先的Cadence驗證套件家族新成員
·單核仿真性能平均提高2倍
·基于現有服務器，多核仿真的性能在RTL設計仿真,，門級仿真及DFT仿真方面分別平均提速3倍,， 5倍，與 10倍
2017年3月1日,，上?！?a class="innerlink" href="http://forexkbc.com/tags/楷登電子" title="楷登電子" target="_blank">楷登電子（美國 Cadence 公司，NASDAQ: CDNS）今日發(fā)布業(yè)界首款已通過產品流片的第三代并行仿真平臺Xcelium? ,?；诙嗪瞬⑿羞\算技術，Xcelium? 可以顯著縮短片上系統(tǒng)（SoC）面市時間,。較Cadence上一代仿真平臺,，Xcelium? 單核版本性能平均可提高2倍，多核版本性能平均可提高5倍以上,。Cadence? Xcelium仿真平臺已經在移動,、圖像、服務器,、消費電子,、物聯(lián)網（IoT）和汽車等多個領域的早期用戶中得到了成功應用，并通過產品流片驗證,。如需了解更多內容,，請參考www.cadence.com/go/xcelium。
“不論是ARM還是我們的合作伙伴,，交付產品以達到客戶預期的能力,，不可避免的需要快速和嚴格的驗證環(huán)節(jié)，”ARM公司技術服務產品部總經理Hobson Bullman說,，“Xcelium并行仿真平臺對于基于ARM的SoC設計,，在門級仿真獲得4倍的性能提升，在RTL仿真獲得5倍的性能提升,?；谶@些結果，我們期待Xcelium可以幫助我們更快和更可靠的交付最復雜SOC,，”
“針對智能汽車和工業(yè)物聯(lián)網應用中復雜的28nm FD-SOI SoC和ASIC設計,，快速和可擴展的仿真是滿足嚴苛開發(fā)周期的關鍵！” 意法半導體公司CPU團隊經理Francois Oswald說到,，“我們使用Cadence Xcelium并行仿真平臺,，在串行模式DFT仿真中得到8倍的速度提升,，所以數字和混合信號SoC驗證團隊選擇Xcelium作為標準的仿真解決方案?！?/p>
Xcelium仿真平臺具備以下優(yōu)勢,，可以大幅加速系統(tǒng)開發(fā)：
·多核仿真，優(yōu)化運行時間,，加快項目進度：第三代Xcelium仿真平臺源于收購Rocketick公司帶來的技術,，是業(yè)內唯一正式發(fā)布的基于產品流片的并行仿真平臺。利用Xcelium可顯著縮短執(zhí)行時間,，在寄存器傳輸級（RTL）仿真可平均提速3倍,，門級仿真可提高5倍，DFT仿真可提高 10倍,，節(jié)約項目時間達數周至數月,。
·應用廣泛：Xcelium仿真平臺支持多種最新設計風格和IEEE標準，使工程師無需重新編碼即可提升性能,。
·使用方便：Xcelium仿真平臺的編譯流程將設計與驗證測試環(huán)境代碼分配至最優(yōu)引擎,，并自動選取最優(yōu)CPU內核數目，提高執(zhí)行速度,。
·采用多項專利技術提高生產力（申請中）：優(yōu)化整個SoC驗證時間的新技術包括：為達到快速驗證收斂的SystemVerilog Testbench覆蓋率和多核并行編譯,。
“在設計開發(fā)高質量新產品時，驗證通常是最耗費成本和時間的環(huán)節(jié),，”Cadence公司高級副總裁兼數字簽核事業(yè)部和系統(tǒng)驗證事業(yè)部總經理Anirudh Devgan博士表示,。“Xcelium仿真平臺,、JasperGold? Apps、Palladium? Z1企業(yè)級仿真平臺和Protium? S1 FPGA原型驗證平臺共同構成了市場上最強大的驗證產品套件,，幫助工程師加快設計創(chuàng)新的步伐,。”
全新Xcelium仿真平臺是Cadence驗證套件家族的新成員,，繼承Cadence的創(chuàng)新傳統(tǒng),，并全面符合Cadence系統(tǒng)設計實現（SDE）戰(zhàn)略，該戰(zhàn)略的宗旨是幫助系統(tǒng)和半導體設計公司有效的開發(fā)更完整,、更具競爭力的終端產品,。該驗證套件（Cadence Verification Suite）包含最先進的核心引擎技術，采用多種驗證架構技術及解決方案,，幫助客戶優(yōu)化設計質量,，提高生產力，滿足不同應用和垂直領域的驗證需求,。
Cadence同時發(fā)布Protium S1 FPGA原型驗證平臺——Cadence驗證產品家族的新成員,，原型驗證時間縮短最高達50%,。如需了解有關Protium平臺的更多內容，請參訪www.cadence.com/go/protium_S1,。