《電子技術應用》
您所在的位置:首頁 > 嵌入式技術 > 業(yè)界動態(tài) > 應用Cadence Protium S1 晶晨半導體大幅縮短多媒體SoC軟硬件集成時間

應用Cadence Protium S1 晶晨半導體大幅縮短多媒體SoC軟硬件集成時間

2017-04-27

  快速原型設計初啟及與Palladium Z1企業(yè)級硬件加速器的一致性,,幫助用戶提前啟動軟件開發(fā)

  2017年4月27日,上海 —— 楷登電子(美國 Cadence 公司,,NASDAQ: CDNS)今日宣布,,憑借Cadence? Protium? S1 FPGA原型驗證平臺,晶晨半導體(Amlogic)成功縮短其多媒體系統(tǒng)級芯片(SoC)設計的上市時間,?;赑rotium S1平臺,晶晨加速實現(xiàn)了軟/硬件(HW/SW)集成流程,,上市時間較傳統(tǒng)軟硬件集成工藝縮短 2 個月,。如需了解Protium S1 FPGA原型設計平臺的詳細內容,請訪問www.cadence.com/go/protium-s1,。

  晶晨是Protium S1平臺測試的早期參與者之一,,期間受益于平臺獨有的設計實現(xiàn)和原型驗證加速能力,,可以比以往更早啟動SoC設計的軟件開發(fā)。同時,,平臺助設計師加快Linux和安卓操作系統(tǒng)的啟動速度,,并在一天內完成安兔兔評測(AnTuTu benchmark)。

  “使用Protium S1平臺,,我們可以同時執(zhí)行多個設計實例,,提高生產力”,晶晨半導體軟件工程總監(jiān)Jerry Cao表示,?!按送?,該平臺與Cadence Palladium? Z1企業(yè)級硬件仿真加速器共享同一個通用編譯流程,,我們可以充分利用現(xiàn)有Cadence驗證環(huán)境,保持平臺間的功能一致性,,進一步提高效率,。”

  Protium S1 FPGA原型驗證平臺是助用戶實現(xiàn)早期軟件開發(fā)的下一代平臺,,初始啟動(bring-up)時間較傳統(tǒng)FPGA原型設計平均縮短80%,。Protium S1平臺是Cadence驗證套件的全新產品,全面符合Cadence的“系統(tǒng)設計實現(xiàn)”創(chuàng)新戰(zhàn)略,。該戰(zhàn)略旨在協(xié)助系統(tǒng)和半導體企業(yè)以更高的效率打造具有競爭力的終端產品,。


本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點,。轉載的所有的文章、圖片,、音/視頻文件等資料的版權歸版權所有權人所有,。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容,、版權和其它問題,,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,,避免給雙方造成不必要的經(jīng)濟損失,。聯(lián)系電話:010-82306118;郵箱:[email protected],。