0 引言

    FIR濾波器在實(shí)際應(yīng)用中因其線(xiàn)性相位,、絕對(duì)穩(wěn)定,、不會(huì)產(chǎn)生自激振蕩等特性，在通信和信號(hào)處理領(lǐng)域應(yīng)用廣泛,。但對(duì)于同樣的設(shè)計(jì)要求,，F(xiàn)IR濾波器通常比IIR濾波器需要更高的階數(shù)，因此近些年人們一直在研究FIR濾波器的低復(fù)雜度低成本實(shí)現(xiàn)方法,。FIR濾波器在數(shù)字系統(tǒng)中實(shí)現(xiàn)時(shí),，實(shí)質(zhì)上是要完成加法、乘法和數(shù)據(jù)傳輸?shù)冗\(yùn)算,，子項(xiàng)空間技術(shù)利用FIR濾波器系數(shù)之間的子項(xiàng)共享可以有效減少實(shí)現(xiàn)時(shí)加法器的個(gè)數(shù)^[1],；外推補(bǔ)償技術(shù)利用FIR濾波器沖激響應(yīng)的準(zhǔn)周期特性可以有效降低多常系數(shù)乘法的復(fù)雜度，較子項(xiàng)空間技術(shù)更有優(yōu)勢(shì),，但引入了多余的延時(shí)鏈^[2-5],。本文提出3種改變延時(shí)鏈位置從而減小延時(shí)鏈位寬的改進(jìn)結(jié)構(gòu),，其中改變輸入端延時(shí)鏈位置的改進(jìn)結(jié)構(gòu)能夠進(jìn)一步降低實(shí)現(xiàn)成本，具有更好的實(shí)用性,。

1 沖激響應(yīng)外推技術(shù)

    圖1表示一個(gè)2N階零相位FIR濾波器的典型沖激響應(yīng),，其系數(shù)的變化規(guī)律通常具有準(zhǔn)周期（quasi-periodic）特性，中間主瓣（center lobe）的能量最大,，旁瓣（side lobes）的能量向兩邊逐漸減?。╨obe0～lobe2）。若每一個(gè)旁瓣包含系數(shù)的數(shù)量相同,，則任何一個(gè)旁瓣都可以近似表示其他旁瓣,。為了方便，不妨選擇能量最小的旁瓣lobe2作為原型瓣（prototype lobe）,，則沖激響應(yīng)外推技術(shù)的基本思想就是利用濾波器系數(shù)的準(zhǔn)周期特性,，通過(guò)原型瓣的尺度變換近似表示其他旁瓣,，從而達(dá)到降低FIR濾波器常系數(shù)乘法復(fù)雜度的目的^[2],。

    一個(gè)2N階零相位的FIR濾波器傳輸函數(shù)可以表示為：

這里α_l表示由原型瓣近似表示各旁瓣時(shí)的尺度因子，且α_L-1=1,。

    從式(3)可以看出,，沖激響應(yīng)外推濾波器的常系數(shù)乘法運(yùn)算只需要考慮原型瓣的系數(shù)h(M+(L-1)d+1)～h(M+Ld)、沒(méi)有參與外推的系數(shù)h(0)～h(M),、h(M+Ld+1)～h(N)以及尺度因子α₀～α_L-1,，且原型瓣的系數(shù)取值較小，因此有效降低了實(shí)現(xiàn)復(fù)雜度,。

2 沖激響應(yīng)外推補(bǔ)償技術(shù)

    沖激響應(yīng)外推技術(shù)雖然可以降低常系數(shù)乘法的復(fù)雜度,，但這種系數(shù)取值上的近似是以犧牲濾波器系數(shù)的自由度為代價(jià)的，因此,，為了獲得同樣的性能要求,，必然要增加濾波器的階數(shù)，總的硬件消耗要在兩個(gè)方面權(quán)衡^[2],。一種不增加濾波器階數(shù)的方法就是將外推近似產(chǎn)生的誤差再補(bǔ)償回去,，這種方法稱(chēng)為帶殘余補(bǔ)償(residual compensation)的沖激響應(yīng)外推技術(shù)，簡(jiǎn)稱(chēng)外推補(bǔ)償技術(shù)^[3-4],。

    若尺度變換得到的近似系數(shù)用h_a(n),，M+1≤n≤M+(L-1)d表示，相應(yīng)的誤差用h_r(n)=h(n)-h_a(n),，M+1≤n≤M+(L-1)d表示,，則沖激響應(yīng)外推補(bǔ)償濾波器傳輸函數(shù)可寫(xiě)為：

    假設(shè)一個(gè)2N=16階的零相位FIR濾波器，L=2,，d=3,，系數(shù)h(4)～h(6)選為原型瓣,，旁瓣系數(shù)h(1)～h(3)通過(guò)原型瓣外推得到，尺度因子為α₀,，h_r(1)～h_r(3)為外推近似過(guò)程中產(chǎn)生的誤差,，作為殘余量補(bǔ)償回去，實(shí)現(xiàn)結(jié)構(gòu)如圖2所示,。

    對(duì)于16階的零相位FIR濾波器,，直接實(shí)現(xiàn)時(shí)與輸入相乘的常系數(shù)為h(0)～h(8)，圖2中外推補(bǔ)償結(jié)構(gòu)實(shí)現(xiàn)時(shí)系數(shù)數(shù)量并沒(méi)有減少,，依然為9個(gè)：h(0),，h_r(1)，h_r(2),，h_r(3),，h(4)，h(5),，h(6),，h(7)，h(8),，但系數(shù)取值范圍大大降低,，所需加法器的個(gè)數(shù)和位數(shù)在優(yōu)化設(shè)計(jì)時(shí)都會(huì)相應(yīng)減少[4]，從而有效降低了實(shí)現(xiàn)復(fù)雜度,，但增加了兩個(gè)長(zhǎng)度為d的延時(shí)鏈,，總的延時(shí)單元較直接實(shí)現(xiàn)增加2(d-1)個(gè)。延時(shí)鏈的增加是外推補(bǔ)償結(jié)構(gòu)的固有特性,，總的硬件消耗要在常系數(shù)乘法復(fù)雜度的降低和延時(shí)鏈的增加兩方面進(jìn)行權(quán)衡,，該結(jié)構(gòu)較適合瓣長(zhǎng)度d較短的高階FIR濾波器^[5]。

3 外推補(bǔ)償技術(shù)改進(jìn)結(jié)構(gòu)

    影響延時(shí)鏈硬件消耗的因素主要有兩個(gè)：延時(shí)鏈的長(zhǎng)度和延時(shí)鏈的位寬,。長(zhǎng)度等于d取決于濾波器沖激響應(yīng)的準(zhǔn)周期特性,，一般無(wú)法改變，因此我們提出3種改變延時(shí)鏈位置進(jìn)而減小延時(shí)鏈位寬的改進(jìn)結(jié)構(gòu),。

3.1 改進(jìn)結(jié)構(gòu)1：改變輸入端延時(shí)鏈的位置

    如圖3所示,，該結(jié)構(gòu)雖然延時(shí)鏈的個(gè)數(shù)沒(méi)有改變，但延時(shí)鏈的位寬發(fā)生了變化,，原結(jié)構(gòu)的位寬取決于輸入信號(hào)x(n)和系數(shù)的位寬,，而圖3中輸入端延時(shí)鏈的位寬只取決于輸入信號(hào)x(n)，因此有利于減小整體的硬件消耗,，且延時(shí)鏈越長(zhǎng),，節(jié)省的位寬資源越多，代價(jià)是增加了圖中“Extra Part”部分,?！癊xtra Part”部分與延時(shí)鏈長(zhǎng)度d無(wú)關(guān),，而是取決于不參加外推的尾系數(shù)(這里是h(7)，h(8)),，且不能與其他常系數(shù)乘法進(jìn)行子項(xiàng)共享,。

3.2 改進(jìn)結(jié)構(gòu)2：改變輸出端延時(shí)鏈的位置

    如圖4所示，該結(jié)構(gòu)降低了輸出端延時(shí)鏈的位寬,，但增加的“Extra Parts”部分不但與不參加外推的尾系數(shù)(h(7),，h(8))有關(guān)，還與原型瓣的系數(shù)(h(4),，h(5),，h(6))有關(guān)，也不能與其他系數(shù)的乘法進(jìn)行子項(xiàng)共享,，因此在降低延時(shí)鏈位寬資源的前提下較改進(jìn)結(jié)構(gòu)1增加了更多的硬件消耗,。

3.3 改進(jìn)結(jié)構(gòu)3：改變輸入輸出端延時(shí)鏈的位置

    如圖5所示，該結(jié)構(gòu)最大限度地降低了延時(shí)鏈的位寬,?！癊xtra Parts”部分也是圖3和圖4中兩種結(jié)構(gòu)的總和，剩余部分將不存在不參加外推的尾系數(shù)(h(7),，h(8))與輸入信號(hào)x(n)的乘積項(xiàng),。

    改進(jìn)結(jié)構(gòu)2和改進(jìn)結(jié)構(gòu)3由于增加的“Extra Parts”部分與原型瓣有關(guān),，而原型瓣的長(zhǎng)度與延時(shí)鏈的長(zhǎng)度相等,，因此位寬資源減少得越多，增加的“Extra Parts”也越多,，不利于減少整體的硬件成本,；另一方面，加法器深度也是硬件實(shí)現(xiàn)中必須考慮的問(wèn)題,，尤其在高速系統(tǒng)設(shè)計(jì)中與面積密切相關(guān),，而與原型瓣相關(guān)的“Extra Parts”部分加法器深度較大，不利于FIR濾波器的高速實(shí)現(xiàn),，因此改進(jìn)結(jié)構(gòu)2和改進(jìn)結(jié)構(gòu)3經(jīng)過(guò)實(shí)例仿真,，實(shí)用性不高。改進(jìn)結(jié)構(gòu)1沒(méi)有增大加法器深度,，且“Extra Part”與瓣的長(zhǎng)度d無(wú)關(guān),，因此在瓣長(zhǎng)度d較長(zhǎng)且尾端不參與外推的系數(shù)較少時(shí)，具有較好的實(shí)用性,。

4 綜合實(shí)例

    本節(jié)將基于改進(jìn)結(jié)構(gòu)1對(duì)濾波器實(shí)例進(jìn)行綜合,。文獻(xiàn)[3]中的121階FIR濾波器L1由于尾端不參與外推的系數(shù)較多(h(46)～h(60))，導(dǎo)致對(duì)應(yīng)的改進(jìn)結(jié)構(gòu)1中“Extra Part”增加的硬件消耗較大,，經(jīng)過(guò)仿真綜合,，總體的硬件消耗反而增加,，更適合傳統(tǒng)的外推補(bǔ)償結(jié)構(gòu)^[5]。而文獻(xiàn)[3]中的63階FIR濾波器L2的外推補(bǔ)償系數(shù)如表1所示^[3],，h(13)～h(25)選為原型瓣,，h(0)～h(12)由其外推得到，d=13,，延時(shí)鏈較長(zhǎng),，有利于節(jié)省更多的位寬資源，且尾端不參與外推的系數(shù)較少(h(26)～h(31)),，系數(shù)又小,，“Extra Part”增加的硬件消耗不多，因此更適合改進(jìn)結(jié)構(gòu)1,。

    常系數(shù)乘法仍然采用子項(xiàng)共享技術(shù),，并采用Verilog HDL硬件描述語(yǔ)言進(jìn)行濾波器的RTL級(jí)描，然后在ASIC上進(jìn)行綜合比較,。本文選擇55 nm的CMOS工藝,，而ASIC硬件資源的消耗可以通過(guò)設(shè)置某個(gè)約束速率后綜合的面積來(lái)衡量^[6]，相應(yīng)的綜合結(jié)果如表2所示,。

    從表2可以看出,，改進(jìn)結(jié)構(gòu)1較傳統(tǒng)的外推補(bǔ)償結(jié)構(gòu)，其ASIC綜合結(jié)果具有更小的面積消耗,，進(jìn)一步節(jié)省了實(shí)現(xiàn)成本,。

5 結(jié)論

    帶殘余補(bǔ)償?shù)臎_激響應(yīng)外推技術(shù)在降低FIR 濾波器常系數(shù)乘法復(fù)雜度上有優(yōu)勢(shì)，但引入了多余的延時(shí)鏈,，總體成本需要在兩者之間權(quán)衡,。改進(jìn)結(jié)構(gòu)的基本思想是減小延時(shí)鏈的位寬，其中只改變輸入端延時(shí)鏈位置的改進(jìn)結(jié)構(gòu)在瓣長(zhǎng)度較長(zhǎng)且不參與外推的尾系數(shù)較少時(shí)可以進(jìn)一步降低傳統(tǒng)外推結(jié)構(gòu)的硬件消耗,，具有實(shí)際的應(yīng)用意義,。

參考文獻(xiàn)

[1] 徐紅，葉豐,，黃朝耿.基于子項(xiàng)空間技術(shù)的低復(fù)雜度FIR濾波器實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用,，2014，40(6)：33-35.

[2] LIM Y C,，LIU B.Extrapolated impulse response FIR filters.IEEE Trans.Circuits Syst.,，1990，37(12)：1548-1551.

[3] YU Y J,，SHI D,，LIM Y C.Design of extrapolated impulse response FIR filters with residual compensation in subex-pression space，IEEE Trans.Circuits Syst.I，Reg.Papers,，2009,，56(12)：2621-2633.

[4] YU Y J，LIM Y C.Design of linear phase FIR filters in subexpression space using mixed integer linear programming.IEEE Trans.Circuits Syst.I,，Reg.Papers,，2007，54(10)：2330-2338.

[5] 葉豐,，徐紅,，黃朝耿.帶殘余補(bǔ)償?shù)?a class="innerlink" href="http://forexkbc.com/tags/外推沖激響應(yīng)" title="外推沖激響應(yīng)" target="_blank">外推沖激響應(yīng)低成本FIR濾波器實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2015,，41(6)：42-44.

[6] 虞希清.專(zhuān)用集成電路設(shè)計(jì)實(shí)用教程(第二版).浙江大學(xué)出版社,，2013年7月.

作者信息:

徐  紅1，葉  豐2,，黃朝耿3

（1.浙江工業(yè)大學(xué) 信息工程學(xué)院,，浙江 杭州310023；2.杭州國(guó)芯科技股份有限公司,，浙江 杭州310012,；

3.浙江財(cái)經(jīng)大學(xué) 信息學(xué)院，浙江 杭州310018）