電子工程師指從事各類電子設(shè)備和信息系統(tǒng)研究,、教學(xué),、產(chǎn)品設(shè)計(jì)、科技開(kāi)發(fā),、生產(chǎn)和管理等工作的高級(jí)工程技術(shù)人才,。一般分為硬件工程師和軟件工程師。

　　硬件工程師：主要負(fù)責(zé)電路分析,、設(shè)計(jì);并以電腦軟件為工具進(jìn)行PCB設(shè)計(jì),，待工廠PCB制作完畢并且焊接好電子元件之后進(jìn)行測(cè)試、調(diào)試;

　　軟件工程師：主要負(fù)責(zé)單片機(jī),、DSP,、ARM、FPGA等嵌入式程序的編寫(xiě)及調(diào)試,。FPGA程序有時(shí)屬硬件工程師工作范疇,。

　　是人就會(huì)犯錯(cuò)，何況是工程師呢?雖然斗轉(zhuǎn)星移,，工程師們卻經(jīng)常犯同樣的錯(cuò)誤!下面,，就請(qǐng)各位對(duì)號(hào)入座，看看自己有沒(méi)有中招,。

　　這些拉高/拉低的電阻用多大的阻值關(guān)系不大,，就選個(gè)整數(shù)5K吧。

　　點(diǎn)評(píng)：市場(chǎng)上不存在5K的阻值,，最接近的是 4.99K(精度1%),，其次是5.1K(精度5%)，其成本分別比精度為20%的4.7K高4倍和2倍,。20%精度的電阻阻值只有1,、1.5、2.2,、 3.3,、4.7、6.8幾個(gè)類別(含10的整數(shù)倍);類似地,，20%精度的電容也只有以上幾種值,，如果選了其它的值就必須使用更高的精度，成本就翻了幾 倍,，卻不能帶來(lái)任何好處,。

　　這部分電路只要要求軟件這樣設(shè)計(jì)就不會(huì)有問(wèn)題。

　　點(diǎn)評(píng)：硬件上很多電氣特性直接受軟件控制，但軟件是經(jīng)常發(fā)生意外的,，程序跑飛了之后無(wú)法預(yù)料會(huì)有什么操作,。設(shè)計(jì)者應(yīng)確保不論軟件做什么樣的操作硬件都不應(yīng)在短時(shí)間內(nèi)發(fā)生永久性損壞。

　　這點(diǎn)邏輯用74XX的門電路搭也行,，但太土,，還是用CPLD吧，顯得高檔多了,。

　　點(diǎn)評(píng)：74XX的門電路只幾毛錢，而CPLD至少也得幾十塊,。成本提高了N倍不說(shuō),，還給生產(chǎn)、文檔等工作增添數(shù)倍的工作,。

　　這板子的PCB設(shè)計(jì)要求不高,，就用細(xì)一點(diǎn)的線，自動(dòng)布吧,。

　　點(diǎn)評(píng)：自動(dòng)布線必然要占用更大的PCB面積,，同時(shí)產(chǎn)生比手動(dòng)布線多好多倍的過(guò)孔，在批量很大的產(chǎn)品中,，PCB廠家降價(jià)所考慮的因素除了商務(wù)因素外,，就是線寬和過(guò)孔數(shù)量，它們分別影響到PCB的成品率和鉆頭的消耗數(shù)量,，節(jié)約了供應(yīng)商的成本,，也就給降價(jià)找到了理由。

　　我們這系統(tǒng)是220V供電,，就不用在乎功耗問(wèn)題了,。

　　點(diǎn)評(píng)：低功耗設(shè)計(jì)并不僅僅是為了省電，更多的好處在于降低了電源模塊及散熱系統(tǒng)的成本,、由于電流的減小也減少了電磁輻射和熱噪聲的干擾,。隨著設(shè)備溫度的降低，器件壽命則相應(yīng)延長(zhǎng)(半導(dǎo)體器件的工作溫度每提高10度,，壽命則縮短一半)

　　這些總線信號(hào)都用電阻拉一下,，感覺(jué)放心些。

　　點(diǎn)評(píng)：信號(hào)需要上下拉的原因很多,，但也不是個(gè)個(gè)都要拉,。上下拉電阻拉一個(gè)單純的輸入信號(hào)，電流也就幾十微安以下,，但拉一個(gè)被驅(qū)動(dòng)了的信號(hào),，其電流將達(dá)毫安 級(jí)，現(xiàn)在的系統(tǒng)常常是地址數(shù)據(jù)各32位，可能還有244/245隔離后的總線及其它信號(hào),，都上拉的話,，幾瓦的功耗就耗在這些電阻上了(不要用8毛錢一度電 的觀念來(lái)對(duì)待這幾瓦的功耗)。

　　CPU和FPGA的這些不用的I/O口怎么處理呢?先讓它空著吧,，以后再說(shuō),。

　　點(diǎn)評(píng)：不用的I/O口如果懸空的話，受外界的一點(diǎn)點(diǎn)干擾就可能成為反復(fù)振蕩的輸入信號(hào)了,，而MOS器件的功耗基本取決于門電路的翻轉(zhuǎn)次數(shù),。如果把它上拉的話，每個(gè)引腳也會(huì)有微安級(jí)的電流,，所以最好的辦法是設(shè)成輸出(當(dāng)然外面不能接其它有驅(qū)動(dòng)的信號(hào))

　　這款FPGA還剩這么多門用不完,，可盡情發(fā)揮吧。

　　點(diǎn)評(píng)：FGPA的功耗與被使用的觸發(fā)器數(shù)量及其翻轉(zhuǎn)次數(shù)成正比,，所以同一型號(hào)的FPGA在不同電路不同時(shí)刻的功耗可能相差100倍,。盡量減少高速翻轉(zhuǎn)的觸發(fā)器數(shù)量是降低FPGA功耗的根本方法。

　　這些小芯片的功耗都很低,，不用考慮,。

　　點(diǎn)評(píng)：對(duì)于內(nèi)部不太復(fù)雜的芯片功耗是很難確定的，它主要由引腳上的電流確定,，一個(gè)ABT16244,，沒(méi)有負(fù)載的話耗電大概不到1毫安，但它的指標(biāo)是每個(gè)腳可 驅(qū)動(dòng)60毫安的負(fù)載(如匹配幾十歐姆的電阻),，即滿負(fù)荷的功耗最大可達(dá)60*16=960mA,，當(dāng)然只是電源電流這么大，熱量都落到負(fù)載身上了,。

　　存儲(chǔ)器有這么多控制信號(hào),，我這塊板子只需要用OE和WE信號(hào)就可以了，片選就接地吧,，這樣讀操作時(shí)數(shù)據(jù)出來(lái)得快多了,。

　　點(diǎn)評(píng)：大部分存儲(chǔ)器的功耗在片選有效時(shí)(不論OE和WE如何)將比片選無(wú)效時(shí)大100倍以上，所以應(yīng)盡可能使用CS來(lái)控制芯片,，并且在滿足其它要求的情況下盡可能縮短片選脈沖的寬度,。

　　這些信號(hào)怎么都有過(guò)沖啊?只要匹配得好，就可消除了,。

　　點(diǎn)評(píng)：除了少數(shù)特定信號(hào)外(如100BASE-T,、CML)，都是有過(guò)沖的,，只要不是很大,，并不一定都需要匹配,，即使匹配也并非要匹配得最好。象TTL的輸 出阻抗不到50歐姆,，有的甚至20歐姆,，如果也用這么大的匹配電阻的話，那電流就非常大了,，功耗是無(wú)法接受的,，另外信號(hào)幅度也將小得不能用，再說(shuō)一般信號(hào) 在輸出高電平和輸出低電平時(shí)的輸出阻抗并不相同,，也辦法做到完全匹配,。所以，TTL,、LVDS,、422等信號(hào)的匹配只要做到過(guò)沖可以接受即可。

　　降低功耗都是硬件人員的事,，與軟件沒(méi)關(guān)系。

　　點(diǎn)評(píng)：硬件只是搭個(gè)舞臺(tái),，唱戲的卻是軟件,，總線上幾乎每一個(gè)芯片的訪問(wèn)、每一個(gè)信號(hào)的翻轉(zhuǎn)差不多都由軟件控制的,，如果軟件能減少外存的訪問(wèn)次數(shù)(多使用寄存 器變量,、多使用內(nèi)部CACHE等)、及時(shí)響應(yīng)中斷(中斷往往是低電平有效并帶有上拉電阻)及其它爭(zhēng)對(duì)具體單板的特定措施都將對(duì)降低功耗作出很大的獻(xiàn),。

　　這主頻100M的CPU只能處理70%,，換200M主頻的就沒(méi)事了。

　　點(diǎn)評(píng)：系統(tǒng)的處理能力牽涉到多種多樣的因素,，在通信業(yè)務(wù)中其瓶頸一般都在存儲(chǔ)器上,，CPU再快，外部訪問(wèn)快不起來(lái)也是徒勞,。

　　CPU用大一點(diǎn)的CACHE,，就應(yīng)該快了。

　　點(diǎn) 評(píng)：CACHE的增大,，并不一定就導(dǎo)致系統(tǒng)性能的提高,，在某些情況下關(guān)閉CACHE反而比使用CACHE還快。原因是搬到CACHE中的數(shù)據(jù)必須得到多次 重復(fù)使用才會(huì)提高系統(tǒng)效率,。所以在通信系統(tǒng)中一般只打開(kāi)指令CACHE,，數(shù)據(jù)CACHE即使打開(kāi)也只局限在部分存儲(chǔ)空間，如堆棧部分,。同時(shí)也要求程序設(shè)計(jì) 要兼顧C(jī)ACHE的容量及塊大小,，這涉及到關(guān)鍵代碼循環(huán)體的長(zhǎng)度及跳轉(zhuǎn)范圍，如果一個(gè)循環(huán)剛好比CACHE大那么一點(diǎn)點(diǎn)，又在反復(fù)循環(huán)的話,，那就慘了,。

　　一個(gè)CPU處理不過(guò)來(lái)，就用兩個(gè)分布處理,，處理能力可提高一倍,。

　　點(diǎn)評(píng)：對(duì)于搬磚頭來(lái)說(shuō)，兩個(gè)人應(yīng)該比一個(gè)人的效率高一倍;對(duì)于作畫(huà)來(lái)說(shuō),，多一個(gè)人只能幫倒忙,。使用幾個(gè)CPU需對(duì)業(yè)務(wù)有較多的了解后才能確定，盡量減少兩個(gè)CPU間協(xié)調(diào)的代價(jià),，使1+1盡可能接近2,，千萬(wàn)別小于1。

　　這個(gè)CPU帶有DMA模塊,，用它來(lái)搬數(shù)據(jù)肯定快,。

　　點(diǎn)評(píng)：真正的DMA是由硬件搶占總線后同時(shí)啟動(dòng)兩端設(shè)備，在一個(gè)周期內(nèi)這邊讀,，那邊些,。但很多嵌入CPU內(nèi)的DMA只是模擬而已，啟動(dòng)每一次DMA之前要做 不少準(zhǔn)備工作(設(shè)起始地址和長(zhǎng)度等),，在傳輸時(shí)往往是先讀到芯片內(nèi)暫存,，然后再寫(xiě)出去，即搬一次數(shù)據(jù)需兩個(gè)時(shí)鐘周期,，比軟件來(lái)搬要快一些(不需要取指令,， 沒(méi)有循環(huán)跳轉(zhuǎn)等額外工作)，但如果一次只搬幾個(gè)字節(jié),，還要做一堆準(zhǔn)備工作,，一般還涉及函數(shù)調(diào)用，效率并不高,。所以這種DMA只對(duì)大數(shù)據(jù)塊才適用,。

　　為保證干凈的電源，去偶電容是多多益善,。

　　點(diǎn)評(píng)：總的來(lái)說(shuō)去偶電容越多電源當(dāng)然會(huì)更平穩(wěn),，但太多了也有不利因素：浪費(fèi)成本、布線困難,、上電沖擊電流太大等,。去偶電容的設(shè)計(jì)關(guān)鍵是要選對(duì)容量并且放對(duì)地方，一般的芯片手冊(cè)都有爭(zhēng)對(duì)去偶電容的設(shè)計(jì)參考,，最好按手冊(cè)去做,。

　　信號(hào)匹配真麻煩,，如何才能匹配好呢?

　　點(diǎn) 評(píng)：信號(hào)產(chǎn)生反射的原因是線路阻抗的不均勻造成的，匹配的目的就是為了 使驅(qū)動(dòng)端,、負(fù)載端及傳輸線的阻抗變得接近,，但能否匹配得好，與信號(hào)線在PCB上的拓?fù)浣Y(jié)構(gòu)也有很大關(guān)系,，傳輸線上的一條分支,、一個(gè)過(guò)孔、一個(gè)拐角,、一個(gè)接 插件,、不同位置與地線距離的改變等都將使阻抗產(chǎn)生變化，而且這些因素將使反射波形變得異常復(fù)雜,，很難匹配,，因此高速信號(hào)僅使用點(diǎn)到點(diǎn)的方式，盡可能地減少 過(guò)孔,、拐角等問(wèn)題,。

　　用戶操作錯(cuò)誤發(fā)生問(wèn)題就不能怪我了。

　　點(diǎn)評(píng)：要求用戶嚴(yán)格按手冊(cè)操作是沒(méi)錯(cuò)的,，但用戶是人,，就有犯錯(cuò)的時(shí)候，不能說(shuō)碰錯(cuò)一個(gè)鍵就死機(jī),，插錯(cuò)一個(gè)插頭就燒板子。所以對(duì)用戶可能犯的各種錯(cuò)誤必須加以保護(hù),。

　　這板子壞的原因是對(duì)端的板子出問(wèn)題了,，也不是我的責(zé)任。

　　點(diǎn)評(píng)：對(duì)于各種對(duì)外的硬件接口應(yīng)有足夠的兼容性,，不能因?yàn)閷?duì)方信號(hào)不正常,，你就歇著了。它不正常只應(yīng)影響到與其有關(guān)的那部分功能,，而其它功能應(yīng)能正常工作,，不應(yīng)徹底罷工，甚至永久損壞,，而且一旦接口恢復(fù),，你也應(yīng)立即恢復(fù)正常。

　　我們的系統(tǒng)要求這么高,，包括MEM,、CPU、FPGA等所有的芯片都要選最快的,。

　　點(diǎn)評(píng)：在一個(gè)高速系統(tǒng)中并不是每一部分都工作在高速狀態(tài),，而器件速度每提高一個(gè)等級(jí),，價(jià)格差不多要翻倍，另外還給信號(hào)完整性問(wèn)題帶來(lái)極大的負(fù)面影響,。

　　最后講一下電容小知識(shí),，也是工程師容易犯錯(cuò)誤的。

　　為什么兩個(gè)電容并聯(lián)：

　　一是：同種類型的電容并聯(lián)作用主要是擴(kuò)容;

　　二是：不同種類型的電容并聯(lián)一般是一個(gè)感性強(qiáng),、一個(gè)感性弱,。

　　小容量電容高頻信號(hào)易通過(guò)，大容量電容低頻信號(hào)易通過(guò),。大電容在低頻時(shí)能提供好的通路,，而在高頻時(shí)由于其寄生電感的存在阻抗將變大而無(wú)法提供濾波通路，所以大電容不能濾高頻,，而小電容在低頻時(shí)阻抗太大而無(wú)法提供濾波通路,，所以不能共同一電容濾高頻和低頻。

　　電容并聯(lián)的好處：在于增大容值,，減小容抗,。并聯(lián)數(shù)量越多，效果越明顯,，不過(guò)成本就越高,。 電解是用來(lái)濾低頻，陶瓷是用來(lái)濾高頻的,。此外,，電解有漏電電流，所以后面在接陶瓷來(lái)消除漏電流的,。

　　在開(kāi)關(guān)電源中,，兩個(gè)電容并聯(lián)的作用為電容大的那個(gè)是用來(lái)濾波的，小的那個(gè)電容是用來(lái)消除大的電容在高頻時(shí)產(chǎn)生的感性特性的!

　　電容的作用(四類常見(jiàn))

　　1,、濾波作用：在電源電路中,，整流電路將交流變成脈動(dòng)的直流，而在整流電路之后接入一個(gè)較大容量的電解電容,，利用其充放電特性,，使整流后的脈動(dòng)直流電壓變成相對(duì)比較穩(wěn)定的直流電壓。

　　2,、耦合作用：在低頻信號(hào)的傳遞與放大過(guò)程中,，為防止前后兩級(jí)電路的靜態(tài)工作點(diǎn)相互影響，常采用電容藕合.為了防止信號(hào)中韻低頻分量損失過(guò)大,，一般總采用容量較大的電解電容,。

　　3、退耦電容：并接于放大電路的電源正負(fù)極之間,，防止由電源內(nèi)阻形成的正反 饋而引起的寄生振蕩,。

　　4,、旁路電容：在交直流信號(hào)的電路中，將電容并接在電阻兩端或由電路的某點(diǎn)跨接到公共電位上,，為交流信號(hào)或脈沖信號(hào)設(shè)置一條通路,，避免交流信號(hào)成分因通過(guò)電阻產(chǎn)生壓降衰減。