晶圓代工龍頭臺(tái)積電7納米制程再邁進(jìn)一步，11日宣布,，與旗下客戶包括Xilinx(賽靈思),、ARM(安謀國(guó)際)、CadenceDesignSystems(益華電腦)等公司聯(lián)手打造全球首款加速器專屬快取互聯(lián)一致性測(cè)試芯片(CacheCoherentInterconnectforAccelerators,CCIX),。

該測(cè)試芯片旨在提供概念驗(yàn)證的硅芯片,，展現(xiàn)CCIX的各項(xiàng)功能,，證明多核心高效能ARMCPU能透過互聯(lián)架構(gòu)和芯片外的FPGA加速器同步運(yùn)作。該芯片將采用臺(tái)積電的7納米FiNFET制程技術(shù),，將于2018年正式量產(chǎn),。

臺(tái)積電表示，由于電力與空間的局限,，數(shù)據(jù)中心各種加速應(yīng)用的需求也持續(xù)攀升,。像是大數(shù)據(jù)分析、搜尋,、機(jī)器學(xué)習(xí),、無線4G/5G網(wǎng)絡(luò)連線、全程在存儲(chǔ)器內(nèi)運(yùn)行的資料庫處理,、影像分析,、以及網(wǎng)絡(luò)處理等應(yīng)用，都能透過加速器引擎受益,，使數(shù)據(jù)在各系統(tǒng)元件間無縫移轉(zhuǎn),。無論資料存放在哪里，CCIX都能在各元件端順利存取與處理資料,，不受資料存放位置的限制,，亦不需要復(fù)雜的程式開發(fā)環(huán)境。

CCIX可充分運(yùn)用既有的服務(wù)器互聯(lián)基礎(chǔ)設(shè)施,，還提供更高的頻寬,、更低的延遲、以及共用快取存儲(chǔ)器的資料同步性,。這不僅大幅提升加速器的實(shí)用性以及資料中心平臺(tái)的整體效能與效率,，亦能降低切入現(xiàn)有服務(wù)器系統(tǒng)的門檻，以及改善加速系統(tǒng)的總體擁有成本(TCO),。

這款采用臺(tái)積電7納米制程的測(cè)試芯片將以ARM最新DynamIQCPUs為基礎(chǔ),，并采用CMN-600互聯(lián)芯片內(nèi)部匯流排以及實(shí)體物理IP。為驗(yàn)證完整子系統(tǒng),，Cadence還提供關(guān)鍵輸出入埠(I/O)以及存儲(chǔ)器子系統(tǒng),，其中包括CCIXIP解決方案(控制器與實(shí)體層)、PCIExpress?4.0/3.0(PCIe4/3)IP解決方案(控制器與實(shí)體層),、DDR4實(shí)體層,、包括I2C、SPI,、QSPI在內(nèi)的周邊IP,、以及相關(guān)的IP驅(qū)動(dòng)器。

未來，合作廠商運(yùn)用Cadence的驗(yàn)證與實(shí)體設(shè)計(jì)工具實(shí)現(xiàn)測(cè)試芯片,。測(cè)試芯片透過CCIX芯片對(duì)芯片互聯(lián)一致協(xié)定,，可連線到Xilinx的16納米VirtexUltraScale+FPGA。測(cè)試芯片預(yù)計(jì)于2018年第1季初投片,，量產(chǎn)芯片預(yù)訂于2018下半年開始出貨,。