在某產(chǎn)品測試過程中,，工程師反饋偶爾會出現(xiàn)數(shù)據(jù)異常,，經(jīng)過系統(tǒng)性的分析,，致遠(yuǎn)電子測試團隊推測可能是ADC芯片的SPI通信總線的時序存在偶發(fā)異常，但由于異常出現(xiàn)概率很低,，該如何對SPI通信總線偶發(fā)的時序問題進(jìn)行定位呢,？

　　一、搭建測試環(huán)境

　　SPI總線測試點位于主機的主板底部,，時鐘頻率大約為33MHz,，屬高頻信號，所以對探頭的端接方式比較講究,；為了方便測試,，如圖1所示，用短線將測試點引出,，探頭的地線也從前端自繞線引出,，這樣可以提高信號完整性,，減少示波器采樣對時序分析過程的影響。

　　圖1 探頭端接測試點

　　二,、長時間監(jiān)測定位異常

　　ZDS4000的時序分析軟件具備長時間統(tǒng)計功能,，下班后設(shè)置好示波器，對數(shù)據(jù)采集儀的SPI總線時序連續(xù)監(jiān)測一個晚上,，第二天上班的時候,，導(dǎo)出監(jiān)測分析結(jié)果，如圖2所示,，一個晚上總共進(jìn)行了72185次測量,，其中有1347次是測量失敗的，導(dǎo)致異常的原因是SPI的數(shù)據(jù)建立時間不滿足后級芯片的時序要求,。示波器自動保存了這1347份失敗的測試報告，打開第1345份測試報告,，如圖3所示,，顯示了當(dāng)前建立時間為3.75ns（包含時序違規(guī)處截圖），不滿足后級芯片4ns建立時間的要求,，而且歷史出現(xiàn)最差的時序是3.5ns,，最好時序是8.5ns，問題得以定位,。

　　圖2 時序分析統(tǒng)計結(jié)果

　　圖3 測量結(jié)果失敗報表

　　三,、定位問題并做穩(wěn)定性驗證

　　通過上述測試分析，SPI總線的建立時間偏小,，保持時間偏大,，調(diào)整時鐘信號時序延遲6.5ns左右，就可得到較好時序分析,，即將數(shù)據(jù)信號建立時間和數(shù)據(jù)信號保持時間盡可能接近,。整改之后再次用時序分析軟件對SPI總線進(jìn)行一夜的穩(wěn)定性測量，測量結(jié)果如圖4所示,，進(jìn)行了72842次時序分析,，所有測試都通過，且每一項測量項都PASS,。之前的問題項建立時間,，最小值10.75ns，最大值13.5ns,，非常完美,，這顯示了 SPI總線的時序非常穩(wěn)定性。

　　圖4  時序分析測量結(jié)果

　　時序的一致性和穩(wěn)定性分析,，一直以來都是業(yè)界難題,。當(dāng)前ZLG致遠(yuǎn)電子的時序一致性測試方案已經(jīng)免費支持I2C,、SPI、I2S和MIPI-RFFE,。