0 引言

    隨著毫米波雷達(dá)技術(shù)在汽車自動(dòng)駕駛方面的應(yīng)用，汽車毫米波雷達(dá)漸漸向高集成、高精度,、高可靠性方向發(fā)展,。從目前的研究情況和產(chǎn)品報(bào)道來看，僅有少數(shù)幾家公司能夠提供MMIC車載雷達(dá)的解決方案,，技術(shù)研發(fā)尚不能完全滿足市場(chǎng)應(yīng)用的需求,。MMIC能夠集成射頻前端收發(fā)電路和中低頻信號(hào)處理電路。其中射頻LNA應(yīng)用于毫米波信號(hào)接收端,，它不僅要對(duì)接收到的微弱射頻信號(hào)進(jìn)行放大,，而且在放大的過程中要盡可能少地引入噪聲，以供后續(xù)電路對(duì)信號(hào)進(jìn)行處理^[1],。

    射頻LNA由于對(duì)電源的噪聲比較敏感,，無法與其他模塊共用一個(gè)電源管理單元(Power Management Unit, PMU)，所以需要獨(dú)立的電源模塊,。目前LDO低噪聲優(yōu)化設(shè)計(jì)主要分為兩個(gè)方面0,。第一方面如圖1所示，通過改變傳統(tǒng)LDO電路結(jié)構(gòu)并添加RC濾波網(wǎng)絡(luò)來降低電路噪聲,，這種結(jié)構(gòu)能有效地濾除前級(jí)電路的高頻噪聲,，但其缺點(diǎn)是需要外接片外電容，增加了一個(gè)芯片引腳,。第二種方法不改變傳統(tǒng)LDO的電路結(jié)構(gòu),，由于噪聲的主要來源是帶隙基準(zhǔn)源(BG)和誤差放大器(EA)，所以第二種方法通過設(shè)計(jì)低噪聲的BG和EA來實(shí)現(xiàn)低噪聲電壓輸出,。這種方法無需片外電容，也不會(huì)增加芯片面積,，但相對(duì)于第一種方法來說其降低高頻噪聲的效果較差,。本文采用了新型的電路結(jié)構(gòu)，同時(shí)也通過優(yōu)化電路設(shè)計(jì),，盡量降低BG和EA的輸出噪聲,。

1 LDO整體電路

    圖1所示為本文設(shè)計(jì)的LDO電路結(jié)構(gòu)圖，可以簡單分為前級(jí)預(yù)調(diào)節(jié)電路,、濾波電路,、后級(jí)調(diào)節(jié)電路3個(gè)部分^[3]。

    其中M2為預(yù)調(diào)整管,，通過RDAC模塊中的R₁,、R₂將電壓V_I輸出為反饋電壓V_FB，并與帶隙基準(zhǔn)電壓V_BG經(jīng)誤差放大器EA相比較,，通過控制M₂的柵電壓來達(dá)到控制電壓V_I的目的,，由于噪聲主要來源于BG、EA和R₁、R₂,，所以電壓V_I通過低通濾波模塊,，濾除高頻噪聲，再通過放大器AMP和調(diào)整管M₁產(chǎn)生低噪聲輸出V_OUT^[4],。其中RS<7:0>8位數(shù)字控制信號(hào)通過改變R₁,、R₂的比例來控制輸出電壓V_OUT。C₁,、R₁組成相位補(bǔ)償網(wǎng)絡(luò),，通過調(diào)節(jié)電路主極點(diǎn)的位置，使反饋環(huán)路具有足夠的相位裕度^[5],。

    通過式(5)可以看出通過電壓預(yù)調(diào)節(jié)和RC低通濾波之后,，整體輸出噪聲功率明顯降低^[8]。

2 各模塊具體電路設(shè)計(jì)

2.1 帶隙基準(zhǔn)源電路

    如圖2所示,，BG主要由3部分構(gòu)成,，分別是啟動(dòng)電路、偏置電流產(chǎn)生電路,、V_BG產(chǎn)生電路^[9],。

    其中EN為控制信號(hào)，當(dāng)EN為1時(shí),，EN_N為0,，M₁～M₅導(dǎo)通，M₅會(huì)向偏置電路注入電流,，使其脫離簡并點(diǎn)正常工作,，而當(dāng)EN為0時(shí)，電路停止工作,。偏置電流產(chǎn)生電路通過電流鏡和電阻的組合產(chǎn)生基準(zhǔn)電流,，這些基準(zhǔn)電流為放大器提供基準(zhǔn)電流輸入。

    BG的工作方式是通過正負(fù)溫度系數(shù)的相互抵消,，來實(shí)現(xiàn)電壓基本不隨溫度變化的目的,，V_BG可表示為式(6)。

    通過式(6),、式(7)可以得出,，通過增大mn的乘積能夠有效地減小噪聲。

2.2 放大器電路

    在BG,、前級(jí)預(yù)調(diào)節(jié)環(huán)路和快速啟動(dòng)RC濾波電路中的放大器均采用折疊式共源共柵結(jié)構(gòu),。它的好處是在保證足夠的環(huán)路增益的情況下，電路具有較快的響應(yīng)速度,，電路引入的噪聲適中,，在可控范圍內(nèi)，具體電路如圖3所示。

    后級(jí)調(diào)整電路中的AMP采用經(jīng)典二級(jí)運(yùn)放結(jié)構(gòu),。它的優(yōu)點(diǎn)是高增益,、低噪聲并且具有比較大的輸出電壓擺幅^[10]。

    折疊式共源共柵結(jié)構(gòu)的主要噪聲來源為M₇～M₈,、M₉～M₁₀,、M₁₅～M₁₆?？偟妮斎朐肼暦譃闊嵩肼暫烷W爍噪聲兩部分,，其中輸入熱噪聲為：

    其中k為玻爾茲曼常數(shù)，T為絕度溫度,，g_m為MOS管的跨導(dǎo),。輸入閃爍噪聲如式(9)所示。

2.3 快速啟動(dòng)低通濾波電路

    對(duì)于普通的RC濾波電路,，其截止頻率如式(11)所示：

    由式(10)可以看出濾除噪聲的效果越好,，RC低通濾波電路的啟動(dòng)時(shí)間就越長。針對(duì)這一缺點(diǎn),，提出了一種快速啟動(dòng)的RC低通濾波電路,。如圖4所示。

    M₁為開關(guān)管,，M₂～M₆工作在深三極管區(qū),，可以看作是一系列的電阻串聯(lián)。電路啟動(dòng)瞬間,，V_CTRL為低電平,，M₁導(dǎo)通，給電容C₀充電,，當(dāng)V_I=V_O時(shí),，V_CTRL轉(zhuǎn)換為高電壓，M₁關(guān)斷,，此時(shí)，RC濾波電路開始工作,。其中兩個(gè)反相器級(jí)聯(lián)對(duì)誤差放大器(EA)輸出電壓進(jìn)行數(shù)字化處理,，使V_CTRL更有效地控制開關(guān)M₁。

    本設(shè)計(jì)中電容C的取值在納法量級(jí),，很難集成到芯片內(nèi)部^[11],，所以采用芯片外部連接電容的方式，同時(shí)也會(huì)相應(yīng)的增加一個(gè)芯片引腳,。

3 版圖和整體電路仿真

3.1 版圖

    圖5所示為LDO的版圖,，整體芯片面積大約0.03 mm²。傳統(tǒng)的LDO僅需要兩個(gè)運(yùn)放，本設(shè)計(jì)多使用了兩個(gè)運(yùn)放來滿足低噪聲和快速啟動(dòng)的實(shí)際需要,，雖然相對(duì)來說增大了芯片的面積,，但其性能上的優(yōu)勢(shì)足以彌補(bǔ)面積上的損耗。

3.2 整體電路仿真

    采用Cadence Spectre工具對(duì)整體電路仿真測(cè)試,，圖6所示為LDO整體電路測(cè)試結(jié)果,。其中V_DD=5 V，V_OUT輸出標(biāo)準(zhǔn)電源電壓3.3 V,。由圖可以看出電路啟動(dòng)時(shí)間小于1 ms,，整體電路有較好的穩(wěn)定性。

    圖7所示對(duì)電路的LNR進(jìn)行仿真,，V_DD在4～6 V范圍內(nèi)變化,，V_OUT僅改變了16.4 mV。

    通過計(jì)算可知其LNR為：

    圖8所示為電路LDR測(cè)試結(jié)果,。其中負(fù)載電流在1～30 mA范圍內(nèi)變化,，輸出電壓僅變化了0.25 mV。通過式(15)可以計(jì)算得出LDR為：

    圖9所示為輸出噪聲的仿真結(jié)果,，圖中所示的輸出噪聲密度(單位V/sqrt(Hz))曲線是對(duì)輸出噪聲功率(單位V²/Hz)進(jìn)行開平方運(yùn)算,。

    經(jīng)計(jì)算，在1 kHz～100 kHz(陰影部分面積)范圍內(nèi)的噪聲積分為34.94 μV_rms,。

4 結(jié)論

    本文設(shè)計(jì)了一種給MMIC中LNA供電的電源模塊,，其性能參數(shù)對(duì)比如表1所示。從具體數(shù)據(jù)對(duì)比中可以看出本文設(shè)計(jì)的電源模塊集成了電壓基準(zhǔn)源,，并且具有較寬的輸出電壓范圍和較小的輸出噪聲,，各性能參數(shù)均滿足設(shè)計(jì)應(yīng)用的要求。

參考文獻(xiàn)

[1] VARONEN M,，REEVES R,，KANGASLAHTI P，et al.An MMIC low-noise amplifier design technique[J].IEEE Transactions on Microwave Theory and Techniques,，2016,，64(3)：826-835.

[2] HO M，LEUNG K N.Dynamic bias-current boosting technique for ultralow-power low-dropout regulator in biomedical applications[J].IEEE Transactions on Circuits and Systems II：Express Briefs,，2011,，58(3)：174-178.

[3] MAGOD R，SUDA N,，IVANOV V,，et al.A low-noise output capacitorless low-dropout regulator with a switched-RC bandgap reference[J].IEEE Transactions on Power Electronics，2017,，32(4)：2856-2864.

[4] 陳遠(yuǎn)龍,，張濤,，王影，等.低噪聲快速建立的全片內(nèi)LDO設(shè)計(jì)[J].電子元件與材料,，2016,，35(2)：35-38.

[5] 陰亞東，閻躍鵬.一種低噪聲高電源抑制比CMOS低壓差線性穩(wěn)壓器[J].固體電子學(xué)研究與進(jìn)展,，2013,，33(6)：571-577.

[6] 朱勤為，唐寧,，吳鵬,，等.LDO低輸出噪聲的分析與優(yōu)化設(shè)計(jì)[J].電子器件，2009,，32(5)：875-879.

[7] WONG K,，EVANS D.A 150 mA low noise，high PSRR low-dropout linear regulator in 0.13 μm technology for RF SoC applications[C].Solid-state Circuits Conference,，ESSClRC,，2006：532-535.

[8] 毛毳，何樂年,，嚴(yán)曉浪.一種新型的全片內(nèi)低噪聲CMOS低壓差線性穩(wěn)壓器[J].半導(dǎo)體學(xué)報(bào),，2008，29(8)：1602-1607.

[9] RAZAVI B.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦,，程軍,，張睿智，等譯.西安：西安交通大學(xué)出版社,，2002：312-327.

[10] KIM Y,，LEE S.A capacitorless LDO regulator with fast feedback technique and low-quiescent current error amplifier[J].IEEE Transactions on Circuits and Systems II：Express Briefs，2013,，60(6)：326-330.

[11] CHONG S S,，CHAN P K. A 0.9-μA quiescent current output capacitorless LDO regulator with adaptive power transistors in 65 nm CMOS[J]. IEEE Transactions on  Circuits and Systems I：Regular Papers，2013,，60(4)：1072-1081.

作者信息:

宋  飛,，蔡  俊，李  楊,，王  飛

(安徽理工大學(xué) 電氣與信息工程學(xué)院,，安徽 淮南232001)