0 引言

    隨著工業(yè)物聯(lián)網(wǎng)的發(fā)展,，人們需要處理更多自然界中的信號(hào)。自然界中聲,、光,、電等模擬信號(hào)需要經(jīng)過模擬-數(shù)字轉(zhuǎn)換器(Analog-Digital Convertor，ADC)轉(zhuǎn)換成數(shù)字信號(hào)才能被數(shù)字系統(tǒng)進(jìn)一步處理,。

    逐次逼近(Successive Approximation Register,，SAR)型ADC因其低電源壓、低功耗,、與數(shù)字電路兼容性好的優(yōu)點(diǎn),，在傳感器、物聯(lián)網(wǎng)等中等精度(10 bit～12 bit),、中等速度(50 ks/s～200 ks/s)領(lǐng)域應(yīng)用廣泛,。

    主流的SAR ADC一般通過電容的電荷分享的原理實(shí)現(xiàn)SAR邏輯的算法，電容型SAR ADC的優(yōu)點(diǎn)是：電容陣列沒有靜態(tài)功耗,，利于低功耗設(shè)計(jì),；電容的匹配性較好，精度接近12 bit,。

    電容型SAR ADC需要一個(gè)有驅(qū)動(dòng)能力的緩沖器為電容陣列提供一個(gè)參考電壓,。這個(gè)參考電壓作為ADC的滿量程電壓，需要有較高的精度,，保證ADC的滿量程不隨時(shí)間,、電源電壓變化；SAR ADC電容切換后,，參考電壓需要能快速恢復(fù),，因此，參考電路還需要有驅(qū)動(dòng)能力,。在傳統(tǒng)的設(shè)計(jì)中,，這樣一個(gè)參考電壓產(chǎn)生電路需功耗很大，有時(shí)甚至超過SAR ADC本身的功耗,。

    本文提出了一種可以根據(jù)應(yīng)用場(chǎng)景靈活使用的參考電壓產(chǎn)生電路(Reference Voltage Generator,，RVG)。根據(jù)ADC的使用方式,，選擇電壓基準(zhǔn)電路的使用方式，可以在保證性能的前提下，兼具電源電壓低,、功耗低,、應(yīng)用靈活的優(yōu)點(diǎn)。

1 SAR ADC基本原理

    圖1所示為電荷型SAR ADC的基本架構(gòu)^[1],。SAR ADC的基本結(jié)構(gòu)包含一個(gè)比較器,、一個(gè)數(shù)字模擬轉(zhuǎn)換器(Digital-Analog Convertor，DAC)和一個(gè)逐次逼近控制器(SAR Logic),。DAC采用電荷按比例縮放的結(jié)構(gòu),，通過比例電容的切換實(shí)現(xiàn)將輸入信號(hào)與基準(zhǔn)電壓V_REF進(jìn)行比較。對(duì)于一個(gè)N bit分辨率的ADC,，最后的數(shù)字輸出用模擬量表示為：

其中,，B_N-1，B_N-2,，…,，B₀為N bit ADC量化后的數(shù)字輸出結(jié)果。

    其中V_REF是ADC的滿量程參考電壓,，當(dāng)ADC的電容陣列切換時(shí),，會(huì)對(duì)V_REF造成擾動(dòng)，但下一次切換時(shí),，需要V_REF恢復(fù),。因此，RVG電路需要有較大帶寬,，并能提供大瞬態(tài)電流,。目前的商用芯片中，有些芯片需要將V_REF直接連接到電源電壓上,，如意法半導(dǎo)體的STM32芯片^[2],，但是其缺點(diǎn)是ADC的滿量程電壓與電源電壓相關(guān)，不適用于電源電壓有較大波動(dòng)的場(chǎng)景,；有些芯片集成了內(nèi)部參考電壓產(chǎn)生電路,，可以產(chǎn)生出與電源電壓無關(guān)的參考電壓，但是沒有驅(qū)動(dòng)能力,，需要外接片外電容,，啟動(dòng)時(shí)間接近20 ms，如TI公司的MSP430^[3]芯片,；有些芯片中集成有內(nèi)部參考電壓產(chǎn)生電路和緩沖器電路,，但功耗很大，如NXP公司的KL17^[4],，ADC使用時(shí),，最大功耗高達(dá)1.7 mA,。

    本文提出了一種可以根據(jù)應(yīng)用場(chǎng)景靈活選擇工作模式的片上RVG電路。

2 RVG電路原理

    本文提出的ADC如圖2所示,，芯片內(nèi)部集成RVG電路,。RVG電路包含：帶有斬波（chopper）功能的帶隙基準(zhǔn)電路^[5]；可以提供1.5 V或2.5 V輸出電壓的電壓倍增電路,；低通濾波器電路,；帶有驅(qū)動(dòng)能力的緩沖器（buffer）電路；模式選擇開關(guān),；電荷泄放開關(guān)M1,；濾波與防閂鎖(latch up)電阻R₁和R₂；R_B和L_B是對(duì)Banding線的建模,；C₁是片外電容,，大小定為10 μF。

    在工業(yè)物聯(lián)網(wǎng)的應(yīng)用中,，芯片的供電方式多樣,，例如，電池供電,、50 Hz交流電網(wǎng)取電等,，如圖3所示。

    靈活的供電方式增強(qiáng)了芯片的適應(yīng)能力,，但同時(shí)給芯片設(shè)計(jì)帶來很大挑戰(zhàn),。在互感器供電中，電源電壓會(huì)有10%的波動(dòng),，需要電路有較好的電源抑制比,；電池供電中，需要ADC在低至2.2 V的電源電壓下可以工作,。

    為了使ADC有較高的精度,、較大的輸入范圍，希望ADC的參考電壓盡量大,。在一些供電比較穩(wěn)定的應(yīng)用中,，例如電源電壓保持在2.65 V~3.6 V以內(nèi)，用戶可以選擇2.5 V模式為ADC提供參考電壓,；在電源變化范圍較大的應(yīng)用中,，如電源電壓會(huì)在2.2 V~3.6 V之間波動(dòng)，用戶可以選擇1.5 V參考電壓,，雖然會(huì)降低了ADC的精度,，但是保證了ADC在低電源電壓下功能正常。

    電壓倍增電路的結(jié)構(gòu)如圖4所示,，電壓選擇開關(guān)控制電阻R3是否接入電路,。

    當(dāng)V_SEL=1時(shí),，R₃被短路

    此時(shí)輸出電壓為1.5 V。當(dāng)V_SEL=0時(shí),，R₃接入電路,，R₃=R₁，此時(shí)電壓倍增電路的輸出電壓為2.5 V,。

3 SAR ADC工作方式

    在傳感器和工業(yè)物聯(lián)網(wǎng)中，SAR ADC一般集成在MCU中使用,，根據(jù)應(yīng)用場(chǎng)景的變化,，整個(gè)MCU會(huì)在電池供電或電網(wǎng)取電的模式下工作，在不同場(chǎng)景下,，ADC的工作模式不同,，例如單點(diǎn)采樣的工作方式、連續(xù)采樣的工作方式,。芯片對(duì)功耗的要求也不同,，有對(duì)能量消耗嚴(yán)格的場(chǎng)景，如電池供電,；有對(duì)功率要求的場(chǎng)景,，如連續(xù)采樣或使用線圈耦合供電。采用本文提供的RVG電路,，通過合理地選擇工作模式,，可以分別在單次采樣應(yīng)用和連續(xù)采樣應(yīng)用中實(shí)現(xiàn)低功耗。

3.1 能量高效率應(yīng)用模式

    如果應(yīng)用中對(duì)采樣頻率要求較低,，例如,，間隔1 s采集環(huán)境的溫度，ADC會(huì)采用單次采樣的模式,，使能后進(jìn)行一次采樣,，立即關(guān)閉ADC的使能，進(jìn)入關(guān)斷模式,，等待下一次采樣,。

    單次采樣應(yīng)用模式如圖5所示，ADC消耗的電荷不僅取決于ADC開啟時(shí)的電流,，還取決于ADC完成一次轉(zhuǎn)換的時(shí)間,。如圖5所示，ADC1（網(wǎng)狀曲線）開啟時(shí)功率較大,，ADC2（斜線曲線）開啟時(shí)功率較小,，假設(shè)ADC1的功率P1是ADC2的功率P2的兩倍，P1=2×P2,，但ADC1采樣一次的時(shí)間為ADC2的0.1倍,，即T1=0.1×T2,。

    ADC消耗的能量為E=P×T，所以E1=0.2×E2,。

    即雖然ADC1的功率較大,，但是在單點(diǎn)采樣的工作方式下，消耗的能量?jī)H為ADC2的1/5,。

    使用內(nèi)部buffer時(shí),，如圖6所示，陰影中的電路處于關(guān)斷狀態(tài),。低通濾波器消除了帶隙基準(zhǔn)電路的紋波,，限制前面電路的噪聲；ADC中切換電容時(shí)造成的紋波,，依靠緩沖器的環(huán)路穩(wěn)定,，因此，這種組態(tài)下,，緩沖器的帶寬要求較高,，功率很大。但是,，使用內(nèi)部buffer時(shí),，沒有大電容，整個(gè)電路的建立較快（<1 ms）,，相比于市場(chǎng)上使用片外電容的芯片接近20 ms的建立時(shí)間,，建立時(shí)間縮短，一次采樣消耗的總能量減小,。

    仿真和測(cè)試結(jié)果表明,，V_REF可以在1 ms以內(nèi)建立到ADC的1/2 LSB以內(nèi)。

3.2 功率高效率應(yīng)用模式

    當(dāng)芯片頻繁使用連續(xù)采樣時(shí),，對(duì)芯片的功率要求嚴(yán)格,，可以配置成片外電容模式，ADC切換電容陣列時(shí),，片外電容為電容陣列提供瞬態(tài)電流,。另外，大片外電容C₁與R₁同時(shí)構(gòu)成了低通濾波器,，可以濾除帶隙基準(zhǔn)電路的chopper紋波和噪聲,。這種應(yīng)用方式，由于不需要開啟緩沖器,，其功率較?。坏?，由于每次開啟都需要給片外大電容充電,，因此,，其建立時(shí)間很長(zhǎng)(<10 ms)。但RVG電路建立好后,，可不再關(guān)閉,，ADC可以連續(xù)運(yùn)行。

    在使用片外電容的工作方式時(shí),，當(dāng)電壓倍增電路從2.5 V模式向1.5 V模式切換時(shí),，需要進(jìn)行電荷的泄放：

    傳統(tǒng)設(shè)計(jì)中電荷只能通過圖4中所示的電阻串流過，為了降低靜態(tài)功耗,，電阻串的電流設(shè)計(jì)為10 μA,，要將10 μC的電荷泄放，需要長(zhǎng)達(dá)1 s的時(shí)間,。因此，在使用片外電容的應(yīng)用方式中,，當(dāng)切換1.5 V/2.5 V的過程中,，會(huì)將M1開關(guān)打開，快速泄放電容上的電荷,。圖7是參考電壓電路開啟與切換的過程,。

    仿真中，對(duì)Banding線的寄生電容和電阻進(jìn)行了建模,，如圖6所示,，L_B=5 nH，R_B=0.3 Ω,。

    圖7中的I_CAP分別為通過Banding線給片外電容充放電的電流,，在放電階段，可以提供28 mA的放電電流,，在參考電壓建立階段,，可以提供12 mA的充電電流。參考電壓建立到ADC的精度范圍需要10 ms的時(shí)間,。在參考電壓2.5 V到1.5 V的切換過程中,，1 ms內(nèi)，參考電壓可以從2.5 V降到1 V以下,。

    RVG中各個(gè)模塊的功耗見表1,，片上低通濾波器使用MOS電阻和電容濾波，沒有靜態(tài)功耗,。

    結(jié)合前面的分析,，如果ADC進(jìn)行單點(diǎn)采樣，并每次采樣結(jié)束后關(guān)閉ADC所有電路,，使用片外電容的應(yīng)用方式,，完成一次采樣需要1 410 nC的電荷,；使用內(nèi)部buffer的應(yīng)用方式，完成一次采樣需要229 nC的電荷,。如果使用電池供電,，采用內(nèi)部buffer應(yīng)用方式，可以有效減小對(duì)電池的消耗,，延長(zhǎng)使用壽命,，參考電壓產(chǎn)生電路不同應(yīng)用方式下的參數(shù)如表2所示。

    當(dāng)ADC連續(xù)采樣,，不需要關(guān)閉內(nèi)部參考電壓產(chǎn)生電路時(shí),，使用片外電容的應(yīng)用方式可以降低功耗。另外,，如果芯片的供電模式是線圈取電,，由于磁感應(yīng)強(qiáng)度有限，對(duì)芯片的功率有一定限制,，采用帶片外電容的應(yīng)用模式可以降低其功率,。

    綜上所述，使用內(nèi)部buffer是能量高效率的應(yīng)用模式,；而使用片外電容是功率高效率的應(yīng)用模式,。

4 芯片測(cè)試

    本芯片已經(jīng)在TSMC180 nm工藝下流片，SAR ADC的版圖如圖8所示,，其中虛線框部分為RVG電路,，其余部分為SAR ADC。

    芯片測(cè)試結(jié)果如下,，RVG電路的輸出電壓的啟動(dòng),，穩(wěn)定性滿足SAR ADC的需求，如圖9所示,。使用片上集成的RVG電路,，當(dāng)芯片電源電壓在2.2 V~3.6 V時(shí)，電路均可正常工作,，SAR ADC的信噪比可以達(dá)到66 dB,，如圖10所示。

5 結(jié)論

    針對(duì)工業(yè)物聯(lián)網(wǎng)芯片中供電情況復(fù)雜,、ADC使用方式多樣功耗要求高的特點(diǎn),，提出了一種全集成多模式RVG電路，可以根據(jù)供電電壓范圍的不同,，選擇1.5 V/2.35 V電壓輸出,；可以根據(jù)ADC的應(yīng)用方式配置成能量高效率模式和功率高效率模式。測(cè)試結(jié)果表明，該方案穩(wěn)定性良好,，能夠?yàn)锳DC提供可靠的滿量程參考電壓,。

參考文獻(xiàn)

[1] ALLEN P E，HOLBERG D R.CMOS模擬集成電路設(shè)計(jì)[M].馬軍,，李智群,，譯.北京：電子工業(yè)出版社，2011.

[2] Texas Instrument Inc.MSP430 data sheet[Z].2006.

[3] STMicroelectronics Company.STM32 data sheet[Z].2015.

[4] NXP Simiconductors.KL17 data sheet[Z].2016.

[5] 畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦,，程軍,，張瑞智，等,，譯.西安：西安交通大學(xué)出版社,，2003.  

作者信息:

侯佳力1，2,，3,，胡  毅1，2,，3,，何  洋1，2,，3，王小曼1,，2,，3，楊小坤1,，2,，3

（1．北京智芯微電子科技有限公司，北京100192,；

2.國(guó)家電網(wǎng)公司重點(diǎn)實(shí)驗(yàn)室 電力芯片設(shè)計(jì)分析實(shí)驗(yàn)室,，北京100192；

3.北京市電力高可靠性集成電路設(shè)計(jì)工程技術(shù)研究中心,，北京100192）