《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 嵌入式技術(shù) > 業(yè)界動態(tài) > 銳成芯微布局RISC-V,加入SiFIVE DesignShare項(xiàng)目

銳成芯微布局RISC-V,,加入SiFIVE DesignShare項(xiàng)目

2018-09-05
關(guān)鍵詞: RISC-V處理器 IOT 降低功耗

2018年9月4日——SiFive國際領(lǐng)先的商業(yè)RISC-V處理器IP供應(yīng)商,,日前宣布成都銳成芯微,一家向全球客戶提供IOT超低功耗總體解決方案的一站式IP公司,,加入日益壯大的DesignShare 生態(tài)系統(tǒng)。

微信圖片_20180905143448.jpg


成都銳成芯微為DesignShare項(xiàng)目提供  超低功耗模擬IOT解決方案和LogicFlash?——高可靠性嵌入式MTP存儲方案,,該方案可提供100k擦寫次數(shù),,150℃下具備10年數(shù)據(jù)保持能力 。成都銳成芯微經(jīng)過大量驗(yàn)證的模擬IP和存儲器技術(shù)將使得SiFive的客戶很容易在實(shí)現(xiàn)降低功耗的同時,,提高集成RISC-V指令集架構(gòu)CPU的SoC的成本優(yōu)勢,,加快設(shè)計(jì)速度,降低了芯片開發(fā)難度,。


“成都銳成芯微致力于通過協(xié)作和生態(tài)系統(tǒng)的開發(fā)促進(jìn)IP和ASIC業(yè)務(wù)的創(chuàng)新,,” 成都銳成芯微董事長兼首席執(zhí)行官向建軍先生表示,“行業(yè)內(nèi)對于開源硬件的需求不斷增加,,由SiFive提供的DesignShare是一個很好的平臺,,可以讓更多的設(shè)計(jì)公司或系統(tǒng)公司在基于SiFive的RISC-V處理器為核心的定制化ASIC平臺架構(gòu)下迅速展開創(chuàng)新應(yīng)用,以較低成本獲得原型芯片,,迅速迭代,為定制ASIC成功導(dǎo)入量產(chǎn)奠定基礎(chǔ)?!?/p>


通過DesignShare項(xiàng)目可獲得成都銳成芯微超低功耗模擬IOT解決方案和LogicFlash?——高可靠性嵌入式MTP IP,, SiFive、成都銳成芯微及生態(tài)系統(tǒng)中其他合作伙伴為新興公司提供低成本或零成本的IP,,從而降低實(shí)現(xiàn)定制芯片設(shè)計(jì)所需的前期工程成本??s短上市時間,,降低創(chuàng)業(yè)門檻,消除了以往阻礙芯片創(chuàng)業(yè)公司發(fā)展的常見障礙,。


“成都銳成芯微的超低功耗模擬IOT解決方案和LogicFlash?——高可靠性嵌入式MTP IP可以讓工程師在他們將來的設(shè)計(jì)中更加容易的使用RISC-V,,實(shí)現(xiàn)特定應(yīng)用領(lǐng)域的芯片設(shè)計(jì)” SiFive公司Operation高級副總裁兼SoC Division總經(jīng)理Shafy Eltoukhy表示,“我們很高興看到我們的DesignShare生態(tài)系統(tǒng)帶來的創(chuàng)新,,銳成芯微是一家發(fā)展迅速,,以應(yīng)用為導(dǎo)向的IP公司,我們之間的合作可以為中國乃至世界范圍的客戶帶來更多的價值,?!?/p>


自DesignShare于2017年推出以來,該項(xiàng)目已發(fā)展到包括從調(diào)試和跟蹤技術(shù)到嵌入式存儲器和可重新配置FPGA的多種IP解決方案,,如需了解DesignShare更多詳細(xì)信息及查詢完整技術(shù)列表,,請?jiān)L問 www.sifive.com/designshare 



關(guān)于SiFive

SiFive是基于RISC-V指令集架構(gòu)的商業(yè)化處理器核心IP的領(lǐng)先供應(yīng)商。在RISC-V開創(chuàng)者和業(yè)內(nèi)資深專家組成的團(tuán)隊(duì)領(lǐng)導(dǎo)下,,SiFive幫助SoC設(shè)計(jì)人員縮短產(chǎn)品上市時間,,以及通過定制的開放式架構(gòu)處理器內(nèi)核降低成本,同時,,使系統(tǒng)設(shè)計(jì)人員能夠構(gòu)建基于RISC-V的定制半導(dǎo)體,,從而實(shí)現(xiàn)芯片優(yōu)化。SiFive總部位于硅谷,,獲得了Sutter Hill Ventures,、Spark Capital、Osage University Partners(OUP)和成為資本(Chengwei Capital)的風(fēng)險投資,,和華米、SK電訊和Western Digital結(jié)成了戰(zhàn)略合作伙伴,。更多信息,,詳訪問官網(wǎng)www.sifive.com。


關(guān)于成都銳成芯微


成都銳成芯微科技股份有限公司(以下簡稱“銳成芯微”),,2011年在成都高新區(qū)注冊成立,,注冊資金4000萬元,。公司總部設(shè)于成都,在美國硅谷,、臺灣新竹,、日本、上海,、分別設(shè)有站點(diǎn),。


銳成芯微作為專業(yè)半導(dǎo)體知識產(chǎn)權(quán)(IP)和應(yīng)用方案平臺的供應(yīng)商,產(chǎn)品主要包括:極低功耗的模擬IP平臺,,和高可靠性的eNVM技術(shù)解決方案,。銳成芯微在28nm到180nm工藝平臺上,成功開發(fā)出多個產(chǎn)品線的模擬平臺: 包括極低功耗物聯(lián)網(wǎng)模擬平臺,、低功耗MCU應(yīng)用模擬平臺,、信息安全應(yīng)用模擬平臺、智能卡應(yīng)用模擬平臺等,。


2016年4月銳成芯微同位于加州硅谷的全球領(lǐng)先的MTP IP供應(yīng)商Chip Memory Technology(CMT)達(dá)成戰(zhàn)略合作,,獲得其獨(dú)家全球領(lǐng)先的LogicFlash?技術(shù),該技術(shù)已在180nm~55nm的多個工藝節(jié)點(diǎn)驗(yàn)證或量產(chǎn),,并連續(xù)六年被國際汽車電子商所采用,。


2017年銳成芯微發(fā)布了全球領(lǐng)先的超低功耗IoT模擬IP平臺,并攜手中國前三大的集成電路設(shè)計(jì)企業(yè)合作推出全球最低功耗的NB-IoT芯片,。更多信息,,請?jiān)L問http://www.analogcircuit.cn/


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點(diǎn),。轉(zhuǎn)載的所有的文章、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容,、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118,;郵箱:[email protected],。