一說到2D或者3D,，總是讓人想到視覺領域中的效果,，然而在半導體領域，3D技術帶來的革命更嘆為觀止,，早些年的FinFET和3D NAND只是個開始,。從去年12月初英特爾公布新架構路線，到1月初CES 2019上拿出M.2 SSD大小的整臺電腦,，這樣的速度,，你不得不更上！
到底是什么決定著產(chǎn)品質(zhì)的飛越,，銷量徘徊不前的PC到底路在何方,？英特爾在此次CES上給了大家答案和思考。
“早”在2011年年中,，英特爾推出了向空間要性能的Tri-Gate 3D晶體管技術,，成為LSI取代電子管之后，半導體制程革命的新標志,。該技術就是今天已經(jīng)廣為各大半導體廠商所采用的FinFET,。
從2013年開始，多家主流的Flash廠商開始陸續(xù)推出3D NAND產(chǎn)品,，最早推出該類產(chǎn)品的三星稱之為V-NAND,。與該技術普及相伴的是MLC向高堆疊TLC的技術演進,，SSD進入尋常百姓家。
在這股浪潮中,，英特爾/美光并不是十分積極,，直到2015年才少量推出了使用相對獨特的浮柵技術的3D NAND產(chǎn)品。真正的大招是他們同時宣布,，2017年初正式推出成品的3D XPoint技術,，英特爾稱之為Optane（傲騰），比單純的3D NAND只講求容量增加,，更多了一重性能（速度,、延遲、壽命）的大幅提升,。
可以說,，半導體業(yè)界近年來每次大的技術飛越，都與3D化——從平面向空間要增長密不可分,。而其中,，英特爾的角色都是那么的微妙和關鍵。
剛剛公布就接近產(chǎn)品化的3D封裝技術Foveros,，將用多么“了不起（Foveros希臘語含義）”的成就改變半導體產(chǎn)業(yè)呢,？
制程制程，制程是什么,？無論是英特爾推演在的14nm,、剛剛宣布2019年進入的，還是TSMC于去年下半年開始量產(chǎn)7nm,，簡單的描述是線寬,，是晶片組成的半導體里弄中的道路寬度。路窄不是問題,，關鍵是一方面要能保證車輛正常通行,，另一方面還要防止路兩側(cè)房間不會隔路“相望”。英特爾不斷的14nm制程優(yōu)化過程,，就是路不變窄的情況下,，盡可能蓋上更多的房間、住下更多的晶體管,。同理,，7nm的馬路雖窄，但若不能很好地隔離不同“房間”間的干擾,，房間的實際面積或距離,，并不能隨同制程改進而縮小，也就是晶體管密度沒有增加,，一切都等于白搭,。
雖然FinFET技術已經(jīng)完全普及，但是由于大多數(shù)CPU或SoC內(nèi)部結構復雜,、同時具有電氣性能差異巨大的眾多功能模塊,，F(xiàn)inFET技術只能實現(xiàn)單個晶體管，或者說柵極的空間布局,，晶體管本身無法實現(xiàn)多層堆疊,，即3D化。在這種情況下,，CPU和SoC只能基于單片晶圓生產(chǎn),，同等制程情況下，對應DIE的面積反映出晶體管的數(shù)量,，間接地呈現(xiàn)芯片性能,。這也是摩爾定律已死的理論根源。
3D封裝技術,，在這里起到了革命性的作用,，下面的故事有點像立體種植，把從面積要的產(chǎn)能改為向空間要,。
立體種植晶體管,，對不起，暫時還不能,。3D封裝說得很清楚,，就是在空間中而不是平面化封裝多個芯片。也許你會說,，這有什么新鮮的,，芯片堆疊技術不是老早之前就被廣泛使用了么，無論是DRAM還是NAND,，都已廣泛采用堆疊技術,，特別是NAND已經(jīng)從128層甚至更多層邁進。而智能手機所使用的SiP芯片,，也是將SoC與DRAM堆疊在一起的,。
DRAM/NAND堆疊相對簡單，由于各層半導體功能特性相同,，無論是地址還是數(shù)據(jù),，信號可以縱穿功能完全相同的不同樓層，就像是巨大的公寓樓中從底到頂穿梭的電梯,。存儲具有Cell級別的高度相似性,，同時運行頻率相對不高，較常采用這種結構,。
SoC和DRAM芯片的堆疊,，采用了內(nèi)插器或嵌入式橋接器,，芯片不僅功能有別，而且連接速度高,，這樣的組合甚至可以完成整個系統(tǒng)功能,，因此叫SiP（System in Package）更準確。SiP封裝足夠小巧緊湊,，但是其中功能模塊十分固定,，難以根據(jù)用戶需要自由組合IP模塊，也就是配置彈性偏低,。
在去年年初,，英特爾推出Kaby Lake-G令人眼前一亮，片上集成AMD Vega GPU和HBM2顯存的Kaby Lake-G讓EMIB（嵌入式多芯片互連橋接）封裝技術進入人們眼簾,，而該技術還只是2D封裝,，也就是所有芯片在一個平面上鋪開。
現(xiàn)在,，英特爾已準備好將3D封裝引入主流市場,，也就是Foveros。Foveros 3D封裝將多芯片封裝從單獨一個平面,，變?yōu)榱Ⅲw式組合,，從而大大提高集成密度，可以更靈活地組合不同芯片或者功能模塊,。
多IP組合靈活（異構）,，并且占用面積小、功耗低,，是Foveros最顯著的特點,。特別是結合上英特爾10nm制程，摩爾定律從晶體管密度（2D）到空間布局（3D）兩個維度得到延續(xù),。
Lakefield是英特爾在CES 2019上披露的全新客戶端平臺的代號,，該平臺支持超小型主板，有利于 OEM 靈活設計,，打造各種創(chuàng)新的外形設計,。該平臺采用英特爾異構 3D封裝技術，并具備英特爾混合CPU架構功能,。借助Foveros,，英特爾可以靈活搭配3D堆疊獨立芯片組件和技術IP模塊，如I/O和內(nèi)存,?；旌螩PU架構將之前分散獨立的CPU內(nèi)核結合起來，支持各自在同一款10nm產(chǎn)品中相互協(xié)作：高性能Sunny Cove內(nèi)核與4個Atom內(nèi)核有機結合，可有效降低能耗,。英特爾宣布預計將于2019年下半年推出使用這種全新3D堆疊技術的產(chǎn)品,。
這顆Foveros 3D封裝技術打造的硬幣大小的芯片，從下至上,，依次是封裝基底（Package）,、底層芯片（Bottom Chip）、中介層（Active Interposer,，中介層上的上層芯片可以包括各種功能，如計算,、圖形,、內(nèi)存、基帶等,。中介層上帶有大量特殊的TSV 3D硅穿孔,，負責聯(lián)通上下的焊料凸起（Solder Bump），讓上層芯片和模塊與系統(tǒng)其他部分通信,。
該芯片封裝尺寸為12mm×12mm,、厚1mm，而內(nèi)部3D堆疊封裝了多個模塊：基底是P1222 22FFL（22nm改進工藝）工藝的I/O芯片,；之上是P1274 10nm制程計算芯片,，內(nèi)部整合了一個Sunny Cove高性能核心、4個Atom低功耗核心,；PoP整合封裝的內(nèi)存芯片,。據(jù)稱，整顆芯片的功耗最低只有2mW,，最高不過7W,，注意，這可是高性能的x86架構芯片,，不是ARM的喲,！
圍繞這顆芯片制成的電腦主板尺寸縮小到一塊M.2規(guī)格SSD大小，要知道此前Core m SoC平臺主板的面積小1/2以上,。
同時Sunny Cove 高性能核心將提供用于加速 AI 工作負載的全新集成功能,、更多安全特性，并顯著提高并行性,，以提升游戲和媒體應用體驗,，特別是其高級媒體編碼器和解碼器，可在有限功耗內(nèi)創(chuàng)建4K視頻流和8K內(nèi)容,。另外,，從Ice Lake開始，英特爾承諾的直接集成Thunderbolt 3和支持Wi-Fi 6（802.11ax）等功能也將落地，全面增強連接性能,。
此后,，10nm技術將逐步拓展到桌面級產(chǎn)品領域、Foveros 3D封裝的Lakefield,，而至強可擴展（Xeon Scalable）平臺（Ice Lake-SP）則將在2020年進行升級,。
隨著東京奧運會的臨近，英特爾的5G技術也在加緊部署,。其中代號為Snow Ridge的首款10nm 5G無線接入和邊緣計算的網(wǎng)絡系統(tǒng)芯片,，將把英特爾的計算架構引入無線接入基站領域，從而充分讓其計算功能在網(wǎng)絡邊緣進行分發(fā),。CES 2019上,，英特爾展示了基于Snow Ridge平臺的一款小型無線基站，整個設備的體積非常小巧,，而這顆芯片示Snow Ridge也采用了Foveros 3D封裝工藝,，交付時間為今年下半年。
新制程與新封裝,，一直是英特爾稱霸半導體領域的基石,。2011年的22nm+Tri-Gate，2019年的10nm+Foveros,，摩爾定律的世界依然寬廣,。
等待了數(shù)年，英特爾新技術將再次改變世界,，起點仍將是集各領域發(fā)展前沿于大乘的PC領域,。在可以預見的將來，AI加持的CPU仍將是核心計算單元,，經(jīng)過重新構建的CPU架構,，無論是從Sunny Cove開始的新一代酷睿微架構，還是Lakefield所展現(xiàn)的混合CPU架構,，都極大地平衡了性能與功耗,，將高性能、小型化與長續(xù)航推向新的高度,。在最新發(fā)布的一批9代酷睿處理器上,，新的“F”后綴產(chǎn)品已經(jīng)不再集成核顯，與Ice Lake走向市場前后腳,，英特爾回歸獨顯市場的首款產(chǎn)品Arctic Sound也將上市,，隨后的13代產(chǎn)品Jupiter Sound更是再推翻番的性能。再加上本地連通的PCI-E 4.0,、擴展連接的集成Thunderbolt 3,，結合了5G和Wi-Fi 6的“永遠在線”，存儲上的Optane Memory及Optane SSD，無所不能的PC在英特爾技術的打造下正在浮出水面,，PC的世界依然相當精彩,。