0 引言

    軟件無(wú)線電(Software Defined Radio,，SDR)^[1]的基本思想是利用盡可能靠近天線的寬帶A/D和D/A將傳統(tǒng)的模擬信號(hào)進(jìn)行數(shù)字化處理，構(gòu)造一個(gè)通用的可編程硬件平臺(tái)并通過(guò)加載軟件的方式來(lái)實(shí)現(xiàn)或改變相應(yīng)功能^[2],。

    本文基于軟件無(wú)線電技術(shù)構(gòu)造了一個(gè)具有開(kāi)放性,、模塊化、可軟件重構(gòu)的通用衛(wèi)星跟蹤平臺(tái),，平臺(tái)功能可以進(jìn)行擴(kuò)展,、升級(jí)，并滿足不同衛(wèi)星跟蹤任務(wù)的需要,。

1 跟蹤平臺(tái)組成

    本文提出的衛(wèi)星跟蹤平臺(tái)的設(shè)備組成如圖1所示,。衛(wèi)星跟蹤平臺(tái)主要由通用計(jì)算處理平臺(tái)和綜合數(shù)字信號(hào)處理板卡組成。

    通用計(jì)算處理平臺(tái)與綜合數(shù)字信號(hào)處理板卡具有PCI總線接口,，主要完成設(shè)備狀態(tài)監(jiān)視,、數(shù)據(jù)處理以及對(duì)平臺(tái)硬件的控制，可通過(guò)網(wǎng)絡(luò)完成與監(jiān)控子系統(tǒng)或操作控制中心的快速信息交換,。

    綜合數(shù)字信號(hào)處理板卡（HXI_2）包括接收通道,、發(fā)送通道。根據(jù)信號(hào)處理需要占用的硬件端口和FPGA門(mén)數(shù)需求量,，可以在一臺(tái)工控機(jī)系統(tǒng)內(nèi)配置多塊綜合信號(hào)處理板卡,。

    對(duì)外連接的接口功能包括：

    (1)輸入10 MHz標(biāo)準(zhǔn)頻率源(CLK)；

    (2)外部輸入70 MHz中頻信號(hào)(單載波,、擴(kuò)頻數(shù)據(jù),、寬帶調(diào)制數(shù)據(jù))；

    (3)輸出角度誤差直流電壓信號(hào)(俯仰,、方位),；

    (4)輸出AGC控制電壓；

    (5)通過(guò)以太網(wǎng)口和地面站監(jiān)控連接,，完成對(duì)參數(shù)的配置及工作狀態(tài)監(jiān)測(cè),；

    (6)基帶時(shí)鐘輸入、時(shí)統(tǒng)時(shí)鐘輸入(CLK_M、1PPS),；

    (7)基帶時(shí)鐘輸出(CLK_M),；

    (8)邏輯分析儀測(cè)試，包括RS422,、TTL和LVDS數(shù)據(jù)接口等,。

    跟蹤平臺(tái)接收時(shí)統(tǒng)送來(lái)的10 MHz和1 PPS信號(hào)，用于數(shù)據(jù)解調(diào)時(shí)鐘基準(zhǔn)和對(duì)解調(diào)處理后的數(shù)據(jù)進(jìn)行加時(shí)標(biāo)處理,。

2 軟硬件功能劃分

    跟蹤平臺(tái)軟硬件模塊功能如圖2所示,。硬件完成對(duì)輸入中頻跟蹤信號(hào)的濾波、自動(dòng)增益控制,、A/D采樣后送入FPGA進(jìn)行角度誤差信號(hào)的提取,。硬件板卡進(jìn)行信息處理和解調(diào)角度誤差，然后通過(guò)緩存器傳遞誤差結(jié)果給監(jiān)控計(jì)算機(jī),。監(jiān)控計(jì)算機(jī)負(fù)責(zé)顯示當(dāng)前工作的參數(shù)以及工作方式,、工作狀態(tài)，還要將需要配置的參數(shù)寫(xiě)入到FPGA中,，配合硬件板卡完成角度誤差的提取,。也可通過(guò)網(wǎng)絡(luò)將當(dāng)前工作狀態(tài)發(fā)送給站管分系統(tǒng)以及接收站管分系統(tǒng)發(fā)送過(guò)來(lái)的控制命令，配置需要設(shè)定的參數(shù),。

2.1 跟蹤接收

    跟蹤平臺(tái)對(duì)來(lái)自天線的射頻信號(hào)經(jīng)過(guò)和/差網(wǎng)絡(luò)合成處理并下變頻為70 MHz中頻跟蹤信號(hào)后進(jìn)行A/D采樣,。硬件平臺(tái)在主機(jī)端監(jiān)控軟件的協(xié)同下，利用板上FPGA進(jìn)行解擴(kuò),、解調(diào),、誤差解算等處理后，通過(guò)D/A將解調(diào)誤差信號(hào)傳送給ACU,，通過(guò)ACU完成對(duì)天線的閉環(huán)角度控制,。

2.2 本地頻率

    跟蹤平臺(tái)的本地工作時(shí)鐘為110 MHz，采用倍頻器產(chǎn)生,。倍頻器可以鎖定于內(nèi)部高精度晶振,，也可以鎖定于時(shí)統(tǒng)設(shè)備送來(lái)的10 MHz基準(zhǔn)頻率。

3 軟件無(wú)線電設(shè)計(jì)

    跟蹤平臺(tái)的軟件無(wú)線電功能主要由綜合數(shù)字信號(hào)處理板卡(HXI_2)完成,。HXI_2是一款集成大規(guī)模FPGA,、高速A/D、上變頻器,、高速D/A,、基帶I/O、濾波以及自動(dòng)增益控制的全功能數(shù)字中頻處理平臺(tái),，有兩片大容量的FPGA為主處理芯片,，可以與高頻或者中頻電路直接接口,，并在其上編程實(shí)現(xiàn)所需的各種通信處理算法，進(jìn)而構(gòu)成一個(gè)帶寬可達(dá)50 MHz以上的數(shù)字中頻和基帶處理系統(tǒng),。

    硬件平臺(tái)外形示意圖如圖3所示,。

3.1 板卡硬件設(shè)計(jì)

    HXI_2型通用板卡的原理框圖如圖4所示。硬件板卡采用雙路14 bit分辨率,、150 MS/s采樣率的ADC進(jìn)行采集,，具有輸入帶通濾波和自動(dòng)增益控制放大功能；采用4路16 bit分辨率,、500 MHz轉(zhuǎn)換速率的DAC進(jìn)行上變頻,，具有輸出帶通濾波和數(shù)控衰減功能；采用兩片Xilinx Virtex4 FPGA作為軟件重構(gòu)和加載的核心,，可即時(shí)配置,；采用1 024 MB SDRAM存儲(chǔ)器用于數(shù)據(jù)存儲(chǔ),。

    為解決頻率混疊,，在對(duì)模擬信號(hào)進(jìn)行A/D采樣前，需采用低通濾波器濾除高于1/2采樣頻率的頻率成分,。板卡的低通濾波器采用了模塊化設(shè)計(jì),，其可以根據(jù)具體的頻帶需求定制并且更換；并采用外接隔直電容的辦法省去了低通濾波器內(nèi)部的隔直電容,；同時(shí),，并對(duì)濾波器外殼進(jìn)行接地處理，以提高其EMC性能,。

3.2 板卡數(shù)字I/O設(shè)計(jì)

    圖5給出了數(shù)字I/O原理框圖,。兩片F(xiàn)PGA一共引出下列I/O信號(hào)：

    (1)ComapctPCI接插件^[3]

    FPGA1和FPGA2各自引出70條I/O管腳到CPCI接插件J3和J5，其中FPGA1引出到J3,，F(xiàn)PGA2到J5,。此70條I/O信號(hào)在PCB內(nèi)以差分對(duì)形式排布，可提供最多35對(duì)雙向LVDS差分信號(hào),，或者70條雙向LVTTL單端信號(hào),，用于板卡與機(jī)箱內(nèi)的其他板卡或者后插卡進(jìn)行數(shù)據(jù)傳輸或者控制操作。

    (2)前面板同軸電纜

    FPGA1和FPGA2各引出3條單端I/O信號(hào)到前面板的6個(gè)小型同軸電纜插座（MMCX）上,。這些信號(hào)可以用來(lái)作為面向前面板的測(cè)試或者同步信號(hào),。

    (3)擴(kuò)展插座

    HXI_2在靠近前面板左側(cè)的位置上定義了一個(gè)擴(kuò)展插座，其上定義了40條I/O信號(hào),，一半連接到FPGA1,，另一半到FPGA2?？梢灾谱骶哂蠷S422收發(fā)器的擴(kuò)展卡并將RS422接插件定義到前面板,。同時(shí),，擴(kuò)展插座上還定義了10條信號(hào)直接連接到CPCI J5，使得擴(kuò)展板上的電路還可以通過(guò)J5與外界通信,。

3.3 板卡程序設(shè)計(jì)

    硬件采用可重構(gòu)的FPGA配置模式,，根據(jù)任務(wù)的工作模式配置已生成的FPGA 工作文件，完成特定工作模式下的角度誤差提取,?；谏鲜鲇布脚_(tái)，劃分的硬件平臺(tái)可配置模塊文件包括：

    (1)信標(biāo),、殘余載波信號(hào)的角度誤差提取可配置模塊文件,；

    (2)擴(kuò)頻體制跟蹤信號(hào)的角度誤差提取可配置模塊文件；

    (3)BPSK,、QPSK寬帶數(shù)據(jù)跟蹤信號(hào)角度誤差提取可配置模塊文件,。

3.4 動(dòng)態(tài)重構(gòu)方法

    如圖6所示，本文中設(shè)計(jì)將不同的FPGA配置程序和計(jì)算機(jī)應(yīng)用程序保存在計(jì)算機(jī)中,，當(dāng)系統(tǒng)改變?nèi)蝿?wù)時(shí),，只需將相應(yīng)用途的配置程序從計(jì)算機(jī)文件系統(tǒng)加載到FPGA中，調(diào)用相應(yīng)用途的計(jì)算機(jī)處理軟件,，即完成整個(gè)系統(tǒng)的任務(wù)轉(zhuǎn)換,。這種動(dòng)態(tài)可重構(gòu)方式較非重構(gòu)的數(shù)字系統(tǒng)具有任務(wù)可轉(zhuǎn)換、設(shè)備可復(fù)用,、配置靈活,、運(yùn)行速度高等特點(diǎn)。在硬件平臺(tái)設(shè)計(jì)上,，用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)完成各種信號(hào)處理,，F(xiàn)PGA的速度高、容量大,。

    當(dāng)終端功能和模塊組成確定后,，選定電路模塊清單，計(jì)算機(jī)從電路庫(kù)調(diào)出電路模塊,，然后通過(guò)總線對(duì)FPGA的運(yùn)行程序進(jìn)行下載,，從而達(dá)到終端設(shè)計(jì)可重組。

4 結(jié)論

    本文提出的基于軟件無(wú)線電的衛(wèi)星跟蹤平臺(tái)已成功應(yīng)用于某國(guó)際出口衛(wèi)星的跟蹤測(cè)控,。其良好的模塊化設(shè)計(jì),、可重構(gòu)的軟件設(shè)計(jì)，使其在衛(wèi)星測(cè)控跟蹤任務(wù)^[4]中發(fā)揮了良好的作用,，可以在衛(wèi)星測(cè)控跟蹤領(lǐng)域推廣使用,。

參考文獻(xiàn)

[1] MITOLA J.The software radio architecture[J].IEEE Communication Magazine，1995(5)：26-38.

[2] 楊小牛,，樓才義,，徐建良.軟件無(wú)線電原理與應(yīng)用[M].北京：電子工業(yè)出版社,，2001.

[3] IEEE 1101-1-1998，IEEE standard for mechanical core specifications for microcomputers using IEC 60603-2 connectors[S].1998.

[4] 李秉尚.TDRSS,、USB系統(tǒng)兼容星載應(yīng)答機(jī)的一種實(shí)現(xiàn)方案[J].飛行器測(cè)控學(xué)報(bào),，2001，20(3)：19-23.

作者信息:

康國(guó)棟1,，薛  超2,，李琳琳1，崔玉福1

(1.航天東方紅衛(wèi)星有限公司,，北京100094,；2.航天恒星衛(wèi)星有限公司，北京100086)