0 引言

    進(jìn)入二十一世紀(jì)以來,，寬帶通信,、高速視頻傳輸以及軍用領(lǐng)域高速雷達(dá)設(shè)備的高速發(fā)展，對電子設(shè)備工作頻率以及信號處理精度提出了更高的要求,。在各類系統(tǒng)中,，完成處理后的數(shù)字信號最終都需要轉(zhuǎn)換為模擬信號進(jìn)行發(fā)送或者接收。作為數(shù)字世界與模擬世界的橋梁,，數(shù)模轉(zhuǎn)換器的性能一直都是電子系統(tǒng)升級的重要瓶頸,。在高速、高精度應(yīng)用中,，電流舵數(shù)模轉(zhuǎn)換器(Current-Steering Digital to Analog Converter,，CS-DAC)具有工作頻率快、有效精度高的優(yōu)勢,，因此得到了產(chǎn)業(yè)界的普遍關(guān)注和應(yīng)用^[1-3],。電流舵數(shù)模轉(zhuǎn)換器工作原理是：利用輸入基準(zhǔn)源電流作為參考，通過鏡像比例關(guān)系,，得到各權(quán)重的電流源陣列,，最終根據(jù)輸入數(shù)字碼選擇相應(yīng)權(quán)重的電流源陣列,，完成模擬輸出。

    雖然電流舵數(shù)模轉(zhuǎn)換器具有天然的速度和精度優(yōu)勢,，但也受到多種非理想因素的影響^[4-6]：(1)工藝有限精度以及工藝角偏差引起電流源陣列之間的失配,，從而產(chǎn)生靜態(tài)誤差；(2)電流源陣列在充放電過程中產(chǎn)生諧波失真,，即控制電流源陣列的開關(guān)在通斷瞬間產(chǎn)生尖峰毛刺,；同時，各電流源陣列與輸出節(jié)點路徑不同導(dǎo)致的時間常數(shù)偏差也會產(chǎn)生一定的諧波,，從而降低動態(tài)輸出性能,；(3)電流源陣列中有限的輸出阻抗隨著電流源陣列規(guī)模的擴(kuò)大而隨之減小，進(jìn)一步惡化了電流舵數(shù)模轉(zhuǎn)換器的輸出諧波失真,。雖然在設(shè)計中可以通過增加電流源以及開關(guān)的晶體管尺寸來提高匹配性,，選取折中的傳輸時間常數(shù)，但消耗了巨大的芯片面積,，無法實現(xiàn)較優(yōu)的性能/成本比,。為了解決這些問題，目前主要的解決方案是通過數(shù)字邏輯優(yōu)化電流源陣列的選擇機(jī)制,，即實現(xiàn)電流源選取的隨機(jī)化，將隨機(jī)噪聲轉(zhuǎn)換為白噪聲,，降低隨機(jī)諧波的影響,，最終實現(xiàn)動態(tài)范圍的提高^[7-8]。

    本文基于提出的動態(tài)隨機(jī)均衡算法,，設(shè)計了一款14 bit/400 MHz電流舵數(shù)模轉(zhuǎn)換器,。動態(tài)隨機(jī)均衡算法通過數(shù)據(jù)比對的方向性及方位隨機(jī)均衡選擇，將隨機(jī)噪聲轉(zhuǎn)換為白噪聲,，有效提高了輸出動態(tài)范圍,。電路采用SMIC 0.18 μm CMOS工藝進(jìn)行流片驗證。測試結(jié)果表明,，在電源電壓1.8 V,、時鐘頻率400 MHz時，無雜散動態(tài)范圍達(dá)到90.1 dB,，平均功耗為86 mW,。

1 結(jié)構(gòu)分析

    本文設(shè)計的14 bit/400 MHz電流舵數(shù)模轉(zhuǎn)換器整體電路框圖如圖1所示，主要由同步寄存器,、分段譯碼器,、電流源陣列、參考源,、動態(tài)隨機(jī)均衡模塊,、輸出負(fù)載組成,。二進(jìn)制數(shù)字編碼首先經(jīng)過D觸發(fā)器組成的同步寄存器進(jìn)行數(shù)據(jù)同步。為了減小電路規(guī)模,，同時降低毛刺和編碼錯誤,，分段譯碼器將二進(jìn)制碼轉(zhuǎn)換為溫度計碼，并與動態(tài)隨機(jī)均衡模塊共同控制電流源陣列,；參考源為電流源陣列提供基準(zhǔn)電流,；最終輸出的電流源通過負(fù)載轉(zhuǎn)換為電壓，實現(xiàn)數(shù)模轉(zhuǎn)換功能,。

    分段譯碼器是數(shù)模轉(zhuǎn)換器中非常重要的一個模塊,，它決定了電流源陣列控制碼的規(guī)模和復(fù)雜度。在本設(shè)計中,，輸入的14 bit二進(jìn)制數(shù)字碼按權(quán)重高低分為5 bit\4 bit\5 bit三段分別進(jìn)行編碼,。其中最高位5 bit和次高位4 bit將輸入二進(jìn)制碼轉(zhuǎn)換為溫度計碼，分別控制31個和15個電流源,；低5 bit則直接利用二進(jìn)制碼進(jìn)行控制,，分段譯碼器整體結(jié)構(gòu)框圖如圖2所示。

2 電路設(shè)計

2.1 帶隙基準(zhǔn)源

    在高精度數(shù)模轉(zhuǎn)換器中,，帶隙基準(zhǔn)源電路作為基準(zhǔn)電流源,，它的精度直接決定了單位電流源的性能。本文設(shè)計的帶隙基準(zhǔn)源電路如圖3所示,，包括偏置電路,、啟動電路和帶隙基準(zhǔn)源主電路三部分。

    左側(cè)的偏置電路為跨導(dǎo)放大器的尾電流源提供偏置電壓,。右側(cè)啟動電路的工作原理為：當(dāng)電源電壓為零時,，PMOS管PM9的柵極為零電平，PM9導(dǎo)通,；當(dāng)電源電壓逐漸升高時,，形成從電源到跨導(dǎo)放大器輸入端的通路，跨導(dǎo)放大器具有輸入共模直流電壓,，開始工作,。同時該通路對NMOS晶體管NM1形成的MOS電容進(jìn)行充電；當(dāng)電源電壓繼續(xù)升高,，PMOS晶體管PM8導(dǎo)通,，形成PM8經(jīng)過電阻R5的電流通路，PM9的柵極電壓逐漸升高,，當(dāng)PM9的過驅(qū)動電壓絕對值大于漏源電壓絕對值時,，即|V_gs-V_th|>|V_DS|時，PM9截止,。同時MOS電容充電完成,，MOS電容上的電壓維持跨導(dǎo)放大器的輸入共模電壓,，帶隙基準(zhǔn)源進(jìn)入正常工作狀態(tài)。

2.2 譯碼器

    對于12 bit以上的高精度電流舵數(shù)模轉(zhuǎn)換器而言,，如果采用傳統(tǒng)的二進(jìn)制編碼選通電流源,，由于選通過程中出現(xiàn)的不同步現(xiàn)象，容易在編碼過程中產(chǎn)生毛刺,，導(dǎo)致較大的編碼誤差^[8-10],，因此在本設(shè)計中采用分段編碼以及溫度計碼結(jié)合的方式，以降低毛刺對編碼準(zhǔn)確性的影響,。相比于二進(jìn)制編碼存在競爭冒險的可能,，溫度計碼每計數(shù)一次只發(fā)生一位跳變；且二進(jìn)制編碼每一位的權(quán)重不同,，如果高位編碼發(fā)生變化,，則會產(chǎn)生極大的編碼錯誤，而溫度計碼每位權(quán)重相同,。但溫度計碼的主要缺陷在于編碼規(guī)模較大,，所需電流源陣列遠(yuǎn)大于二進(jìn)制編碼。因此為了進(jìn)行折中設(shè)計,，在譯碼器電路中采取5+4+5(高位至低位)三段譯碼的組合方式,，其中最高5 bit和次高4 bit采用溫度計編碼方式，而最低5 bit仍然采用二進(jìn)制編碼方式,。為了更進(jìn)一步減小電流源陣列規(guī)模,，在最高5 bit和次高4 bit中采用行列分別譯碼、交叉選通的方式來實現(xiàn)溫度計碼,。其中最高5 bit分為3 bit和2 bit行列選通，次高4 bit分為2 bit和2 bit行列選通,。這樣只需要設(shè)計2 bit二進(jìn)制碼轉(zhuǎn)3 bit溫度計碼,，以及3 bit二進(jìn)制碼轉(zhuǎn)7 bit溫度計碼兩種規(guī)模較小的譯碼電路。

2.3 電流源陣列

    在數(shù)模轉(zhuǎn)換器中,，輸出阻抗R_imp與積分非線性INL的關(guān)系為^[11]：

其中R_load為負(fù)載電阻,，I_unit為單位電流源，N為電流源單元個數(shù),。由式(1)可知,，增大輸出阻抗，可以有效減小積分非線性,，優(yōu)化數(shù)模轉(zhuǎn)換器的靜態(tài)性能,。此外，電流源電路的輸出阻抗也直接決定了輸出轉(zhuǎn)換電壓的精度,。因此為了增大輸出阻抗,，本設(shè)計采用共源共柵結(jié)構(gòu),，如圖4所示。M_b為共柵晶體管,，M_CS為共源共柵電流源輸出電流管,，M_SW為選通開關(guān)。由于采用較大尺寸的晶體管,，也增加了電流源的匹配性,。

    目前基于模擬設(shè)計思想的電流源陣列電路改進(jìn)方法已經(jīng)較為完備。但模擬設(shè)計方法主要關(guān)注于修正電路的靜態(tài)誤差,，而對電流舵數(shù)模轉(zhuǎn)換器最為重要的諧波失真改善有限,。尤其是在目前工藝尺寸快速縮小的設(shè)計環(huán)境下，模擬器件模型以及電源,、溫度等參數(shù)的不確定性,，很難進(jìn)一步提高電路性能。而以數(shù)字設(shè)計思想為核心的改進(jìn)策略則因其工藝可靠性,，成為提升電流舵數(shù)模轉(zhuǎn)換器靜態(tài)和動態(tài)性能的優(yōu)選方案,。基于此,，本文提出一種動態(tài)隨機(jī)均衡的電流源選擇算法,，其目的在于將隨機(jī)誤差轉(zhuǎn)換為白噪聲，進(jìn)而提高輸出信號的無雜散動態(tài)范圍,。其核心思想是：設(shè)置寄存器R₁和R₂分別保存選擇電流源單元的起始和終止地址,；再設(shè)置一位隨機(jī)數(shù)發(fā)生器R₃指導(dǎo)電流源的選擇方向，同時設(shè)置多位隨機(jī)數(shù)發(fā)生器R₄決定選擇的起點位置,。以3 位電流源陣列為例,，設(shè)它們分別為I₁、I₂,、I₃,、I₄、I₅,、I₆,、I₇，同時電流源各單元地址首尾相連,。依據(jù)各隨機(jī)條件的優(yōu)先級高低,，本課題提出的算法原理如下：(1)起點位置隨機(jī)選取，當(dāng)電路上電完成后,，多位隨機(jī)數(shù)發(fā)生器R₄選擇電流源起點位置,，而一位隨機(jī)數(shù)發(fā)生器R₃決定電流源的選擇方向。且R₃ 的不同賦值決定了兩類選擇方向，即當(dāng)R₃為“1”時,，算法從起點位置開始“從大到小”依次選擇電流源的單元數(shù),；當(dāng)R₃為“0”時，算法從起點位置開始“從小到大”依次選擇電流源的單元數(shù),。(2)基于固定數(shù)字碼的隨機(jī)選取當(dāng)電流舵數(shù)模轉(zhuǎn)換器的輸入數(shù)字碼全為“1”時(或者全為“0”時),，選取所有的電流源單元(不選取任何一個電流源單元)。而當(dāng)數(shù)字碼發(fā)生變化時,，動態(tài)隨機(jī)選取任何一個起始地址,，同樣由一位隨機(jī)數(shù)發(fā)生器R3決定電流源的選擇方向。(3)基于數(shù)字碼比較的隨機(jī)選取,，當(dāng)前時刻輸入的數(shù)字碼等于或者小于上一周期中的輸入數(shù)字碼時,，電流源的隨機(jī)選取范圍限定在上一周期使用過的電流源中。假設(shè)上一周期輸入的數(shù)字碼為5,，意味著選取的電流源分別為I₃,、I₄、I₅,、I₆,、I₇；如當(dāng)前輸入的數(shù)字碼為3,，則選擇電流源的范圍為(I₃,、I₄、I₅),、(I₄,、I₅、I₆),、(I₅,、I₆、I₇)中的任一組合,。因此本算法首先通過指定電流源選取起始位置以及調(diào)整選擇方向,，進(jìn)一步增加了電流源選擇的隨機(jī)性，有利于白噪聲化,。其次，通過限制選取范圍和方向性,，降低了高位電流源的選擇概率,，一定程度上減少了開關(guān)活動性。

3 測試結(jié)果

    本文設(shè)計的14 bit/400 MHz數(shù)模轉(zhuǎn)換器采用 SMIC 0.18 μm CMOS 工藝進(jìn)行設(shè)計,。芯片照片如圖5所示,，核心面積為1.95 mm×1.55 mm。

    流片完成后，首先對動態(tài)性能進(jìn)行測試,。圖6所示為1.8 V電源電壓,，400 MHz時鐘頻率和1.2 MHz輸入信號時，對瞬態(tài)輸出波形進(jìn)行8 192個點采樣后的頻譜圖,。結(jié)果顯示無雜散動態(tài)范圍為90.1 dB,，功耗約為86 mW。由此可以看出本文設(shè)計的數(shù)模轉(zhuǎn)換器在精度和功耗方面獲得了較好的折衷,。

    再輸入低頻信號測試靜態(tài)性能,，測試結(jié)果如圖7所示，靜態(tài)微分非線性和積分非線性分別為-0.23LSB/0.23LSB和-0.57LSB/0.57LSB,。

    整體測試結(jié)果總結(jié)如表1所示,，本設(shè)計在動態(tài)性能、靜態(tài)性能和功耗都獲得了較優(yōu)的結(jié)果,。

4 結(jié)論

    電流舵數(shù)模轉(zhuǎn)換器作為高速數(shù)據(jù)傳輸?shù)暮诵男酒?，在民用和國防領(lǐng)域具有重要的意義。本文基于提出的“數(shù)據(jù)比對的方向性及方位隨機(jī)均衡選擇”動態(tài)隨機(jī)均衡算法,，采用SMIC 0.18 μm CMOS工藝設(shè)計了一款14 bit/400 MHz電流舵數(shù)模轉(zhuǎn)換器,。通過動態(tài)隨機(jī)均衡算法，有效抑制了隨機(jī)噪聲的影響,。流片測試結(jié)果顯示,，在1.8 V電源電壓，400 MHz時鐘頻率和1.2 MHz輸入信號時,，無雜散動態(tài)范圍為90.1 dB,，靜態(tài)微分非線性和積分非線性分別為-0.23LSB/0.23LSB和-0.57LSB/0.57LSB，功耗約為86 mW,，具有較好的靜態(tài)和動態(tài)性能,。

參考文獻(xiàn)

[1] LIU R，PILEGGI L.Low-overhead self-healing methodology for current matching in current-steering DAC[J].IEEE Transactions on Circuits and Systems II：Express Briefs,，2015,，62(7)：651-655.

[2] PARK G，SONG M.A CMOS current-steering D/A converter with full-swing output voltage and a quaternary driver[J].IEEE Transactions on Circuits and Systems II：Express Briefs,，2015,，62(5)：441-445.

[3] ALBIOL M，GONZALEZ J L,，ALARCON E.Mismatch and dynamic modeling of current sources in current-steering CMOS D/A converter：an extended design procedure[J].IEEE Transactions on Circuits and Systems II,，2004，51(1):159-169.

[4] CHEN T,，GIELEN G G.The analysis and improvement of a current-steering DACs dynamic SFDR：The cell-dependent delay difference[J].IEEE Transactions on Circuits and Systems II,，2006,，53(1)：3-15.

[5] HUA C Y，RANDALL L G.A 1.5-V 14-Bit 100-MS/s self-calibrated DAC[J].IEEE Journal of Solid-State Circuit,，2003,，38(12)：2051-2060.

[6] SEO D W，MCALLISTER G H.A low-spurious low-power 12-bit 160-MS/s DAC in 90-nm CMOS for baseband wireless transmitter[J].IEEE Journal of Solid-State Circuit,，2007,，42(8)：1688-1698.

[7] KUO K C，WU C W.A switching sequence for linear gradient error compensation in the DAC design[J].IEEE Journal of Solid-State Circuit II,，2011,，58(8)：502-506.

[8] LEE D H，KUO T H,，WEN K L.Low-cost 14 bit current-steering DAC with a randomized thermometer-coding method[J].IEEE Transactions on Circuits and Systems II,，2009，56(2)：137-141.

[9] LIN W T,，KUO T H.A compact dynamic-performance-improved current-steering DAC with random rotation-based binary-weighted selection[J].IEEE Journal of Solid-State Circuit,，2012，47(2)：444-453.

[10] CHAO C,，LIU L Y,，LI D M，et al.A 12-bit current steering DAC with 2-dimensional gradient-error tolerant switching scheme[J].Journal of Semiconductor,，2010,，31(10)：1-6.

[11] 朱樟明，李亞妮,，楊銀堂.一種1．8 V 10位120MS/s CMOS電流舵D/A轉(zhuǎn)換器IP核[J].半導(dǎo)體學(xué)報,，2008，29(3)：588-592.

作者信息:

陳鋮穎,，王  譯

(廈門理工學(xué)院 光電與通信工程學(xué)院,，福建 廈門361024)