《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 一種快速鎖定鎖相環(huán)的方案設(shè)計(jì)
一種快速鎖定鎖相環(huán)的方案設(shè)計(jì)
2019年電子技術(shù)應(yīng)用第11期
潘鴻澤1,王東興1,,宋明歆2
1.哈爾濱理工大學(xué) 理學(xué)學(xué)院,,黑龍江 哈爾濱150080,;2.海南大學(xué),,海南 ???570228
摘要: 提出了一種鎖相環(huán)快速鎖定的方案,,在傳統(tǒng)鎖相環(huán)基礎(chǔ)上,,額外設(shè)置輔助充電模塊,,此模塊可實(shí)現(xiàn)在輸入?yún)⒖紩r(shí)鐘與反饋時(shí)鐘頻率差距較大時(shí),提供大電流對(duì)濾波器中的電容充電,,在臨近鎖定狀態(tài)時(shí)退出快速鎖定模式切斷充電通路,,因此極大地縮短了的鎖定時(shí)間,并基于電路仿真驗(yàn)證了方案的可行性與穩(wěn)定性,。
中圖分類(lèi)號(hào): TN432
文獻(xiàn)標(biāo)識(shí)碼: A
DOI:10.16157/j.issn.0258-7998.190684
中文引用格式: 潘鴻澤,,王東興,宋明歆. 一種快速鎖定鎖相環(huán)的方案設(shè)計(jì)[J].電子技術(shù)應(yīng)用,,2019,,45(11):47-50.
英文引用格式: Pan Hongze,Wang Dongxing,,Song Mingxin. A design of a fast lock-in phase lock loop[J]. Application of Electronic Technique,,2019,45(11):47-50.
A design of a fast lock-in phase lock loop
Pan Hongze1,,Wang Dongxing1,,Song Mingxin2
1.Harbin University of Science and Technology,Harbin 150080,,China,;2.Hainan University,Haikou 570228,,China
Abstract: In this paper, a fast lock-in scheme of PLL is proposed. On the basis of traditional PLL, an auxiliary charging module is added. This module can charge the capacitor of the filter with a large current when there is an obvious difference between the frequency of input reference clock and feedback clock, and quit the fast lock-in mode and cut-off the charging path when the frequency gap becomes small, which greatly shortens the lock-in time. The feasibility and stability of the approach are verified by circuit simulation.
Key words : phase lock loop,;phase-frequency detector,;charge pump;filter,;voltage controlled oscillator

0 引言

    鎖相環(huán)作為集成電路中關(guān)鍵的模塊,,被廣泛地應(yīng)用于各領(lǐng)域中。作為數(shù)字電路的“心臟”,,鎖定時(shí)間被視為關(guān)鍵的指標(biāo),。一個(gè)典型的鎖相環(huán)環(huán)路如圖1所示,,其開(kāi)環(huán)傳遞函數(shù)表示為:

wdz7-t1.gif

    wdz7-gs1.gif

其中Icp電荷泵鏡像電流,,Kvco壓控振蕩器增益,N為分頻比,,ωlpf濾波器-3 dB帶寬,。鎖相環(huán)的閉環(huán)傳遞函數(shù)表達(dá)為:

    wdz7-gs2.gif

    將式(2)整理為標(biāo)準(zhǔn)二階系統(tǒng)傳遞函數(shù):

    wdz7-gs3-5.gif

    對(duì)此閉環(huán)系統(tǒng)的輸入施加X(jué)(s)=1/s的階躍信號(hào)時(shí),得到輸出信號(hào):

    wdz7-gs6.gif

    對(duì)式(6)作拉普拉斯反變換,,得到該系統(tǒng)在欠阻尼(0<ξ<1) 情況下的時(shí)域響應(yīng):

wdz7-gs7-10.gif

1 快速鎖定方案原理

    本文實(shí)現(xiàn)快速鎖定的方案如圖2所示,,在典型鎖相環(huán)環(huán)路中設(shè)置輔助充電模塊,其內(nèi)部由模式鑒別邏輯電路,、電流源,、開(kāi)關(guān)構(gòu)成。模式鑒別邏輯電路實(shí)現(xiàn)的功能為:在參考時(shí)鐘與反饋時(shí)鐘頻率相差較大時(shí),,控制開(kāi)關(guān)閉合,,使電流源為濾波器中的電容充電,進(jìn)入快速鎖定模式,;當(dāng)參考時(shí)鐘與反饋時(shí)鐘頻率相近時(shí),,控制開(kāi)關(guān)斷開(kāi),關(guān)閉電流源輸出通道,,退出快速鎖定模式,。

wdz7-t2.gif

    因此,減小鎖定時(shí)間的關(guān)鍵問(wèn)題轉(zhuǎn)化為:如何分辨參考時(shí)鐘與反饋時(shí)鐘的頻率差距,,并轉(zhuǎn)化為電路的實(shí)現(xiàn)方式,。

    在鎖相環(huán)初啟動(dòng)時(shí),振蕩器處于起振階段,,由于振蕩器控制信號(hào)(Vcont)電壓較低,,反饋時(shí)鐘(clk_fb)頻率較為緩慢,其頻率與參考時(shí)鐘信號(hào)(clk_ref)頻率相差較大,,如圖3所示,,在每個(gè)反饋時(shí)鐘信號(hào)的周期內(nèi),參考時(shí)鐘信號(hào)經(jīng)歷了多個(gè)周期,。故可將每個(gè)反饋時(shí)鐘周期內(nèi)參考時(shí)鐘經(jīng)歷的周期個(gè)數(shù)作為分辨快速鎖定模式的依據(jù),。本設(shè)計(jì)中周期個(gè)數(shù)取值為2,,即在每個(gè)反饋時(shí)鐘周期間隔內(nèi),若檢測(cè)到存在兩個(gè)或兩個(gè)以上的參考時(shí)鐘周期,,則判定進(jìn)入快速鎖定模式,,若檢測(cè)到小于兩個(gè)參考時(shí)鐘周期,則退出快速鎖定模式,。在退出快速鎖定模式后,,僅依靠傳統(tǒng)電荷泵對(duì)濾波器中的電容充電,直至鎖相環(huán)達(dá)到鎖定狀態(tài),。

wdz7-t3.gif

2 方案實(shí)現(xiàn)與仿真

    一種以上述判別方式實(shí)現(xiàn)的模式鑒別邏輯電路如圖4所示,,該電路由一個(gè)二選一數(shù)據(jù)選擇器(Mux2)和一個(gè)二位二進(jìn)制計(jì)數(shù)器(Counter2)構(gòu)成,其內(nèi)部信號(hào)描述為:A與B為數(shù)據(jù)選擇器的待選擇信號(hào),,s為選擇控制信號(hào),,rst為計(jì)數(shù)器的異步復(fù)位信號(hào),clk為計(jì)數(shù)器的時(shí)鐘信號(hào),,A1與A0分別為計(jì)數(shù)器的高位與低位輸出,。

wdz7-t4.gif

    此時(shí)序電路的波形圖如圖5所示,每次反饋時(shí)鐘的上升沿都會(huì)執(zhí)行異步復(fù)位功能,,計(jì)數(shù)器輸出A1A0=2′b00,,此時(shí)低電位的A1信號(hào)會(huì)使clk_ref信號(hào)通過(guò)數(shù)據(jù)選擇器,控制計(jì)數(shù)器開(kāi)始計(jì)數(shù),。當(dāng)計(jì)數(shù)器輸出達(dá)到2′b10時(shí),,高電位的A1信號(hào)使得數(shù)據(jù)選擇器的輸出發(fā)生變化,計(jì)數(shù)器不再計(jì)數(shù)并保持當(dāng)前的輸出狀態(tài),,直到下一次輸出被復(fù)位,。當(dāng)反饋時(shí)鐘頻率足夠大時(shí),每次反饋時(shí)鐘周期內(nèi)無(wú)法檢測(cè)到兩個(gè)參考時(shí)鐘周期,,A1將一直保持低電位,。故可將A1信號(hào)作為控制開(kāi)關(guān)的信號(hào)(en)。

wdz7-t5.gif

    圖4中計(jì)數(shù)器的RTL級(jí)電路如圖6所示,,異或門(mén)與反相器構(gòu)成的次態(tài)邏輯為A1A0(次態(tài))=A1A0+1,,以此實(shí)現(xiàn)計(jì)數(shù)功能,若存在最高位進(jìn)位則溢出,。

wdz7-t6.gif

    上述模式鑒別邏輯電路存在一個(gè)缺點(diǎn),,在參考時(shí)鐘與反饋時(shí)鐘頻率差距較大時(shí),每次復(fù)位后en信號(hào)都保持兩個(gè)參考時(shí)鐘周期的低電位,,開(kāi)關(guān)斷開(kāi),,時(shí)間未被有效地利用。一個(gè)解決此問(wèn)題的方法如圖7所示,,在輸出處連接一個(gè)D觸發(fā)器,,先鎖存前一個(gè)周期得到的高位信號(hào),,再執(zhí)行復(fù)位操作。為了保證鎖存與復(fù)位的先后順序,,使用了一個(gè)緩沖器(Buffer),。

wdz7-t7.gif

    圖7改進(jìn)的模式鑒別邏輯電路的實(shí)際仿真結(jié)果如圖8所示,在兩個(gè)信號(hào)頻率相近時(shí),,由于相位的差別,,反饋時(shí)鐘周期內(nèi)有可能存在兩個(gè)參考時(shí)鐘的上升沿,因此在臨近鎖定狀態(tài)時(shí),,en信號(hào)翻轉(zhuǎn)屬于正?,F(xiàn)象。然而一個(gè)值得注意的問(wèn)題是:在最開(kāi)始的一段時(shí)間內(nèi),,en信號(hào)為低,,并沒(méi)有進(jìn)入到快速鎖定模式。造成這種現(xiàn)象的原因?yàn)椋河捎谡袷幤髟谧铋_(kāi)始起振的過(guò)程中頻率緩慢,,使分頻器輸出的第一個(gè)上升沿到來(lái)過(guò)于遲緩,而D觸發(fā)器依靠此上升沿鎖存高位信號(hào),,故在開(kāi)始的一段時(shí)間內(nèi)en信號(hào)保持為低,,未能進(jìn)入到快速鎖定模式。

wdz7-t8.gif

    上述問(wèn)題可以通過(guò)在時(shí)域內(nèi)增加窗口的方法解決,,如圖9所示,。將圖9(a)中的階躍(step)信號(hào)與圖9(b)中的en_pre信號(hào)作邏輯處理,得到與圖9(c)中的en信號(hào),,執(zhí)行此邏輯的真值表如表1所示,。

wdz7-t9.gif

wdz7-b1.gif

    整理成最簡(jiǎn)邏輯表達(dá)式為:

    wdz7-gs11.gif

    進(jìn)一步改進(jìn)的模式鑒別器如圖10所示,添加了反相器和與非門(mén)實(shí)現(xiàn)了式(11)的邏輯功能,。在鎖相環(huán)剛開(kāi)始啟動(dòng)時(shí),,step信號(hào)為低,無(wú)論en_pre信號(hào)為何值,,en都保持為高,,直接進(jìn)入到快速鎖定模式,而當(dāng)step信號(hào)為高時(shí)失去作用,,振蕩器已經(jīng)建立了一段時(shí)間,,此時(shí)en信號(hào)的邏輯值與en_pre信號(hào)相同。

wdz7-t10.gif

    在圖10中由3個(gè)級(jí)聯(lián)的四分頻器(Div4)與數(shù)據(jù)選擇器構(gòu)成的反饋環(huán)路中,,step信號(hào)最初為低電位,,使得clk_ref通過(guò)數(shù)據(jù)選擇器并控制分頻器開(kāi)始翻轉(zhuǎn),當(dāng)step信號(hào)達(dá)到高電位時(shí),,切換數(shù)據(jù)選擇器的輸入,,使分頻器不再工作,。以此方式,控制分頻比可以得到任意上升位置的階躍信號(hào),。分頻比視具體情況而定(例如本次設(shè)計(jì)中參考時(shí)鐘周期為50 ns,,經(jīng)過(guò)64分頻后得到3 μs左右的低電平窗口,足夠覆蓋圖8中信號(hào)在最開(kāi)始階段的低電位時(shí)間段),。

   進(jìn)一步改進(jìn)的模式鑒別邏輯電路仿真結(jié)果如圖11所示,,Vcont_normal與Vcont_fast分別代表了普通鎖相環(huán)環(huán)路與應(yīng)用本文方案的鎖相環(huán)環(huán)路在相同濾波器的條件下的振蕩器控制信號(hào)。濾波器參數(shù)分別為:C1=120 pF,,C2=25 pF,,R1=15 kΩ。當(dāng)指定環(huán)路帶寬ωc與相位裕度φc時(shí),,濾波器參數(shù)由下列公式給出[6]

wdz7-t11.gif

     wdz7-gs12-15.gif

    wdz7-gs16.gif

    仿真結(jié)果表明,,傳統(tǒng)環(huán)路與經(jīng)過(guò)本文提出的方法加速的環(huán)路的鎖定時(shí)間分別為61 μs與15 μs,因此極大地減少了鎖定時(shí)間,,且鎖定時(shí)間仍可以通過(guò)調(diào)整充電電流進(jìn)一步改善,。

3 結(jié)論

    在傳統(tǒng)鎖相環(huán)的基礎(chǔ)上,引入了輔助充電模塊,,通過(guò)不斷地對(duì)模式鑒別邏輯電路結(jié)構(gòu)優(yōu)化,,在無(wú)需改變普通鎖相環(huán)環(huán)路參數(shù)情況下,達(dá)到了縮短鎖定時(shí)間的目的,。仿真結(jié)果表明,,在相同的濾波器參數(shù)下,與傳統(tǒng)的典型鎖相環(huán)環(huán)路相比,,鎖定時(shí)間降低了約75%,,且仍有改善空間,該方案可應(yīng)用于絕大多數(shù)電荷泵鎖相環(huán)的設(shè)計(jì)當(dāng)中,。

參考文獻(xiàn)

[1] AMOURAH M,,KRISHNEGOWDA S,WHATELY M.A novel OTA-based fast lock PLL[C].Proceedings of the IEEE 2013 Custom Integrated Circuits Conference,,2013:1-4.

[2] AMOURAH M,,WHATELY M.A novel switched-capacitor-filter based low-area and fast-locking PLL[C].2015 IEEE Custom Integrated Circuits Conference(CICC),2015:1-6.

[3] ABEDI M,,HASANI J Y.A fast locking phase-locked loop with low reference spur[C].Iranian Conference on Electrical Engineering(ICEE),,2018:92-97.

[4] 但慧明,柴旭朝,,于宗光,,等.一種用于鎖相環(huán)快速鎖定的動(dòng)態(tài)鑒頻鑒相器[J].微電子學(xué),2010,40(5):653-656,,661.

[5] 韋雪明,,李平.一種可快速鎖定的低抖動(dòng)自偏置鎖相環(huán)設(shè)計(jì)[J].微電子學(xué),2011,,41(2):185-188.

[6] 姜梅,,劉三清,李乃平,,等.用于電荷泵鎖相環(huán)的無(wú)源濾波器的設(shè)計(jì)[J].微電子學(xué),,2003(4):339-343.



作者信息:

潘鴻澤1,王東興1,,宋明歆2

(1.哈爾濱理工大學(xué) 理學(xué)學(xué)院,,黑龍江 哈爾濱150080;2.海南大學(xué),,海南 ???570228)

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載,。