《電子技術應用》
您所在的位置:首頁 > 嵌入式技術 > 業(yè)界動態(tài) > 萊迪思發(fā)布最新Lattice Radiant 2.0設計軟件加速FPGA設計

萊迪思發(fā)布最新Lattice Radiant 2.0設計軟件加速FPGA設計

最新版本支持全新的萊迪思CrossLink-NX FPGA
2019-12-11
來源:萊迪思半導體公司

  美國俄勒岡州希爾斯伯勒市——2019年12月10日——萊迪思半導體公司(NASDAQ:LSCC)低功耗可編程器件的領先供應商,今日宣布推出廣受歡迎的最新版本FPGA軟件設計工具Lattice Radiant2.0,。除了增加了對新的CrossLink-NX FPGA系列之類的更高密度器件的支持之外,,更新的設計工具還提供了新的功能,加速和簡化了基于萊迪思FPGA的設計開發(fā),。

  當系統(tǒng)開發(fā)人員評估選擇硬件平臺時,,實際的硬件只占他們選擇標準的一小部分。他們還會評估用于配置硬件的設計軟件的易用性和支持的功能,,因為這些功能可能會對整體系統(tǒng)開發(fā)時間和成本產生重大影響,。

  萊迪思軟件產品線高級經理Roger Do表示:“Lattice Radiant 2.0設計軟件為開發(fā)人員提供了更符合設計習慣的用戶體驗;該工具將引導他們完成從設計創(chuàng)建到IP導入,,從實現到位流生成,,再到將位流下載到FPGA的整個設計流程。幾乎沒有使用FPGA經驗的開發(fā)人員能夠快速利用Lattice Radiant的自動化功能,。對于有經驗的FPGA開發(fā)人員,,如果需要特定的優(yōu)化,Lattice Radiant 2.0也可以對FPGA設置進行更精細的控制,。”

  Radiant 2.0中提供的新功能升級包括:

  ·片上調試工具,,允許用戶實時進行錯誤修復,。調試功能使開發(fā)人員可以在其代碼中插入虛擬開關或LED來確認功能的可行性。該工具還允許用戶更改硬核IP的設置以測試不同的工作模式,。

  ·改進的時序分析可提供更準確的走線和布線規(guī)劃以及時鐘時序,,從而避免設計擁塞和散熱問題。

  ·工程變更單(ECO)編輯器使開發(fā)人員可以對完成的設計進行增量更改,,而無需重新編譯整個FPGA數據庫,。

  ·同步開關輸出(SSO)計算器分析單個引腳的信號完整性,以確保其性能不會因靠近另一個引腳而受到影響,。



本站內容除特別聲明的原創(chuàng)文章之外,,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點,。轉載的所有的文章,、圖片、音/視頻文件等資料的版權歸版權所有權人所有,。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯系確認版權者,。如涉及作品內容、版權和其它問題,,請及時通過電子郵件或電話通知我們,,以便迅速采取適當措施,,避免給雙方造成不必要的經濟損失。聯系電話:010-82306118,;郵箱:[email protected],。