文獻(xiàn)標(biāo)識碼: A
DOI:10.16157/j.issn.0258-7998.190816
中文引用格式: 田皓文,郭世旭,,朱錳琪,,等. 基于FPGA的通道數(shù)可調(diào)高精度采集系統(tǒng)模塊化設(shè)計(jì)[J].電子技術(shù)應(yīng)用,2020,,46(2):53-57,,61.
英文引用格式: Tian Haowen,Guo Shixu,,Zhu Mengqi,,et al. Modular design of channel number adjustable and high precision acquisition system based on FPGA[J]. Application of Electronic Technique,2020,,46(2):53-57,,61.
0 引言
聲學(xué)相機(jī)是一種將空間視頻信息與聲場測量信息結(jié)合并可視化顯示的技術(shù),,主要由傳感器陣列,、數(shù)據(jù)采集系統(tǒng)、數(shù)據(jù)處理系統(tǒng)三部分組成,,廣泛應(yīng)用于戰(zhàn)略軍工,、工業(yè)降噪、無損檢測等領(lǐng)域[1-3],。目前,,德國CAE公司Bionic 112 Array系列聲學(xué)相機(jī)擁有112個傳聲器陣元、24 bit的分辨率以及48 kHz的采樣率,,實(shí)現(xiàn)了距離大于0.2 m遠(yuǎn)場聲源的二維成像[4],;丹麥B&K也研制出了30陣元的便捷式聲學(xué)相機(jī)PULSE Reflex系列[5]。國內(nèi),,其高科技基于32通道的優(yōu)化曲面陣推出了高性能的KeyVES-U系列,,實(shí)現(xiàn)了對300 kHz~12 kHz聲源的定位成像,并通過PXI總線完成數(shù)據(jù)的傳輸[6],。
聲學(xué)相機(jī)對采集系統(tǒng)的自噪聲非常敏感[7],,并且需要同步地獲取大量傳聲器接收到的聲學(xué)信號[8],以及實(shí)現(xiàn)大帶寬下的數(shù)據(jù)傳輸[9],,因此一款高性能的聲學(xué)相機(jī)就對采集系統(tǒng)的采樣精度,、本底噪聲、通道數(shù)量等性能指標(biāo)提出了較高的要求,。本文針對這一問題設(shè)計(jì)了一款基于FPGA控制的數(shù)據(jù)采集模塊,,解決了不同聲學(xué)相機(jī)所需通道數(shù)不同的難題,滿足對不同種類傳聲器陣元的信號進(jìn)行數(shù)據(jù)采集的需求,,并且論述了該模塊的整體設(shè)計(jì)過程與擴(kuò)展性分析,,通過實(shí)際測試給出了采集模塊性能指標(biāo)。
1 硬件設(shè)計(jì)
1.1 總體架構(gòu)設(shè)計(jì)
隨著半導(dǎo)體工藝的發(fā)展,,F(xiàn)PGA的性能和容量在逐年地提升,,其價格和功耗卻持續(xù)降低,越來越多嵌入式儀器儀表的開發(fā)都采用了FPGA作為最優(yōu)解決方案[10-12],。本次設(shè)計(jì)的采集系統(tǒng)主要由FPGA,、采集模塊組以及千兆以太網(wǎng)通信三部分構(gòu)成,如圖1所示,。
上位機(jī)通過千兆以太網(wǎng)發(fā)送的命令幀格式如表1所示,,數(shù)據(jù)傳輸?shù)膸袷饺鐖D2所示,。
1.2 采集模塊設(shè)計(jì)
1.2.1 器件的選型
采集模塊中ADC芯片的選取需要考慮其轉(zhuǎn)換類型、量程,、分辨率,、采樣率、通道數(shù),、動態(tài)范圍,、輸入輸出接口等參數(shù)[13],表2列舉了工程中常見的幾款A(yù)DC芯片的性能指標(biāo),,本次設(shè)計(jì)擇優(yōu)選擇了ADI公司推出的AD7768芯片,。
由于傳聲器的輸出電壓信號通常是毫伏級別,其遠(yuǎn)遠(yuǎn)小于ADC芯片的量程范圍,,因此,,需要對輸入的電壓信號進(jìn)行放大處理,選取PGA芯片作為整個采集系統(tǒng)的輸入級,,使得采集模塊的輸入阻抗大于1 GΩ,,并且通過改變PGA的增益系數(shù)可靈活匹配不同種類傳聲器的信號放大需求。表3列舉了幾款常見的PGA芯片性能指標(biāo),,擇優(yōu)選擇了TI公司推出的PGA4311芯片,,通過LTC6363芯片將PGA輸出的電壓信號完成單端轉(zhuǎn)差分的操作,以匹配了AD7768芯片的差分輸入接口,。
1.2.2 可擴(kuò)展性分析
采集模塊硬件構(gòu)成如圖3所示,,總共消耗FPGA的I/O資源數(shù)為16個。由圖2可知,,單個采集模塊每個網(wǎng)絡(luò)包占用42 B固定包頭,、4 B的幀頭、4 B的包計(jì)數(shù)以及4 B的CRC校驗(yàn),,單個模塊1次采樣有32 B數(shù)據(jù),,上位機(jī)要求一個數(shù)據(jù)報(bào)中包含M個采集模塊N次同步采樣的數(shù)據(jù),則發(fā)送一個包的時間T為:
通過硬件上增添采集模塊,,并根據(jù)式(2)和式(3)調(diào)整AD采樣率fs以及單次發(fā)送的采集點(diǎn)數(shù)N即可實(shí)現(xiàn)通道數(shù)可調(diào)的功能,。例如,fs設(shè)置為125 kHz,,128通道同步采集(M=16),,一個數(shù)據(jù)報(bào)中包含8次采集數(shù)據(jù)(N=8),可以求得發(fā)送時間T=33.2 μs,,緩存N次的時間為64 μs,,消耗I/O數(shù)量256個,滿足了通道數(shù)擴(kuò)展的條件,。
2 軟件設(shè)計(jì)與實(shí)現(xiàn)
程序流程圖如圖4所示,,程序上實(shí)現(xiàn)了上位機(jī)與FPGA之間的千兆以太網(wǎng)通信,、FPGA對上位機(jī)指令的響應(yīng)與校驗(yàn)以及采集數(shù)據(jù)高速緩存與實(shí)時上傳。
2.1 指令校驗(yàn)?zāi)K設(shè)計(jì)
FPGA通過同步于以太網(wǎng)時鐘信號上升沿對數(shù)據(jù)總線進(jìn)行連續(xù)地判斷,,該模塊的邏輯仿真波形如圖5所示,,實(shí)現(xiàn)功能如下:
(1)識別出上位機(jī)的全局啟動指令,并將全局使能信號(en_glob)置“1”,,隨后,,當(dāng)接收到全局停止指令后,清零全局使能信號,;
(2)識別出上位機(jī)的PGA配置指令,將PGA的配置使能信號(en_pga_w)置“1”,,并寄存配置信息到寄存器“pga_data”中,,當(dāng)PGA配置完成后將使能信號置“0”;
(3)識別出上位機(jī)的ADC寄存器配置指令,,置“1”ADC的配置使能信號(en_adc_w)后寄存配置信息到寄存器“adc_addr_data”中,,當(dāng)ADC配置完成后清零使能信號。
2.2 PGA控制模塊
PGA4311芯片通過SPI接口實(shí)現(xiàn)與FPGA芯片的數(shù)據(jù)交互,。對級聯(lián)的PGA芯片進(jìn)行配置時,,需要對第一片PGA連續(xù)進(jìn)行兩次增益系數(shù)的配置,PGA通道寄存器輸入的數(shù)據(jù)L(1~255十進(jìn)制)與實(shí)際增益系數(shù)K的關(guān)系如式(4)所示:
PGA控制模塊實(shí)現(xiàn)的功能如下:
(1)當(dāng)采集系統(tǒng)接收到上位機(jī)發(fā)出的全局使能指令時,,對所有通道寫入十六進(jìn)制數(shù)“C0”,,實(shí)現(xiàn)下位機(jī)的默認(rèn)配置功能;
(2)當(dāng)系統(tǒng)識別到上位機(jī)發(fā)送的在線修改指令時,,將指定參數(shù)寫入PGA芯片,,并返回等待指令狀態(tài)。
如圖6的邏輯仿真圖所示,,首先,,全局使能后通過兩次SPI通信完成了8個通道增益系數(shù)的默認(rèn)配置,隨后,,分別實(shí)現(xiàn)了兩次在線修改各通道增益寄存器的操作,。
2.3 ADC控制模塊
AD7768芯片的數(shù)據(jù)輸出形式如圖7所示,其中“DRDY”信號的頻率代表了ADC的采樣率,,F(xiàn)PGA根據(jù)每個“DCLK”的下降沿對“DOUT”進(jìn)行讀取,。
圖8為系統(tǒng)工作在125 kHz采樣率下,F(xiàn)PGA讀取單個采集模塊ADC通道7數(shù)據(jù)的實(shí)際邏輯波形圖,,其中“AD_Data_Valid”信號作為FIFO的寫時鐘信號,,另外,“ad_go”為后級以太網(wǎng)傳輸?shù)陌l(fā)送使能脈沖,。
2.4 千兆以太網(wǎng)控制模塊
千兆以太網(wǎng)控制模塊的主要功能如下:
(1)ARP協(xié)議獲取并緩存上位機(jī)的MAC地址與IP地址,;
(2)UDP協(xié)議實(shí)現(xiàn)指令回饋與數(shù)據(jù)傳輸功能,;
(3)通過ICMP協(xié)議實(shí)時觀測網(wǎng)絡(luò)連接是否暢通。
上位機(jī)發(fā)送18 B的“AA”對采集系統(tǒng)進(jìn)行網(wǎng)絡(luò)抓包測試,,ARP應(yīng)答與指令響應(yīng)功能如圖9所示,;上位機(jī)通過DOS系統(tǒng),輸入ping指令對ICMP協(xié)議進(jìn)行測試,,其結(jié)果如圖10所示,。
3 性能指標(biāo)
3.1 轉(zhuǎn)換精度
輸入直流電壓,并配置AD采樣率為125 kHz,,PGA增益為0 dB,,采集系統(tǒng)輸出對應(yīng)電壓值V的計(jì)算如式(5)所示:
其中,VD為AD7768的輸出補(bǔ)碼形式,,Vref為4.096 V參考電壓,。采集模塊8個通道的測量結(jié)果的平均值與USB-4431采集卡所測結(jié)果進(jìn)行對比以及采集模塊的轉(zhuǎn)換誤差如表4所示。
根據(jù)式(4),,設(shè)置PGA增益為20 dB與31.5 dB,,采集模塊對應(yīng)的轉(zhuǎn)換結(jié)果如表5所示。
3.2 自噪聲與動態(tài)范圍
將采集模塊輸入端短接至模擬地,,PGA增益配置為0 dB,,測量采集模塊在不同工作模式與不同采樣率下輸出的平均本底噪聲Vrms,并根據(jù)式(6)計(jì)算其動態(tài)范圍DR:
測試結(jié)果如表6所示,。
上位機(jī)對采集模塊本底噪以及USB-4431采集卡的本底噪聲進(jìn)行功率譜分析,,對比結(jié)果如圖11所示。
3.3 上位機(jī)波形顯示
采集模塊的通道0與通道7通過信號源分別輸入頻率為5 kHz,、相位差為90°,、峰峰值為7 V的正弦波,且采樣率配置為125 kHz,,上位機(jī)通過千兆網(wǎng)口實(shí)時接收采集數(shù)據(jù),,波形顯示結(jié)果如圖12所示。其中,,通道0采集數(shù)據(jù)以虛線表示,,通道7采集數(shù)據(jù)以實(shí)線表示。
4 結(jié)論
本文通過分析聲學(xué)相機(jī)的開發(fā)需求,,對比了工程中常用的IC芯片,,從低噪聲與通道數(shù)可擴(kuò)展的角度研究并設(shè)計(jì)了一款由FPGA主控的數(shù)據(jù)采集系統(tǒng)并模塊化,詳細(xì)闡述了模塊設(shè)計(jì)過程,,并給出了模塊擴(kuò)展條件以及性能測試指標(biāo),。對比現(xiàn)有的成品采集卡USB-44311,本次設(shè)計(jì)的采集模塊轉(zhuǎn)換精度更高、自噪聲更低,、動態(tài)范圍更寬且易于擴(kuò)展,,節(jié)省了大量的開發(fā)成本,滿足了聲學(xué)相機(jī)中采集系統(tǒng)的開發(fā)需求,。
參考文獻(xiàn)
[1] 錢世鍔.聲學(xué)相機(jī)——讓我們的社區(qū)更安靜[J].國外電子測量技術(shù),,2009,28(2):5-8.
[2] BUXTON R T,,LENDRUM P E,,CROOKS K R,et al.Paring camera traps and acoustic recorders to monitor the ecological impact of human disturbance[J].Global Ecology and Conservation,,2018,,16:e00493.
[3] 邵林,楊殿閣,,李兵,,等.基于雙目視覺和聲陣列的聲學(xué)攝像機(jī)的開發(fā)[J].儀器儀表學(xué)報(bào),2009,,30(4):823-827.
[4] CAE Softeware & System.Acoustic camera bionic M-112 array[EB/OL].(2010-xx-xx)[2019-07-17].https://www.cae-systems.de/produkt-e/akustische-kamera-schallquellen-lokalisieren/bionic-m-112.html.
[5] DE BREE H,,TIJS E,,BASTEN T.Real time sound field visualization in the near field,,far field and at absorbing surfaces[C].Acoustic 2008,Paris,,F(xiàn)rance,,2008.
[6] 其高科技.KeyVES-U高性能陣列[EB/OL].(2016-xx-xx)[2019-07-17].http://www.keygotech.com/cn/product/acoustic.
[7] 何頔.基于FPGA的聲源定位系統(tǒng)軟硬件設(shè)計(jì)[D].哈爾濱:哈爾濱工業(yè)大學(xué),2017.
[8] 任勇,,胡方明,,李自學(xué).基于麥克風(fēng)陣列聲源定位系統(tǒng)的FPGA實(shí)現(xiàn)[J].電子科技,2011,,24(4):72-74.
[9] 胡德孟,,何培宇,張勇,,等.實(shí)時高精度麥克風(fēng)陣列數(shù)據(jù)采集系統(tǒng)[J].信號處理,,2013,29(10):1362-1367.
[10] 易志強(qiáng),,韓賓,,江虹,等.基于FPGA的多通道同步實(shí)時高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J].電子技術(shù)應(yīng)用,,2019,,45(6):70-74.
[11] 趙樹磊,劉敬猛,張慧,,等.基于FPGA臨空數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J].電子技術(shù)應(yīng)用,,2018,44(12):123-126.
[12] 周浩,,王浩全,,任時磊.基于FPGA和NAND Flash的便攜式信號采集系統(tǒng)設(shè)計(jì)[J].電子技術(shù)應(yīng)用,2018,,44(9):82-86.
[13] 張志堅(jiān),,周鳳星,盧少武.基于AD7760的高速數(shù)據(jù)采集系統(tǒng)[J].儀表技術(shù)與傳感器,,2015(1):24-26.
作者信息:
田皓文,,郭世旭,朱錳琪,,趙 鵬
(中國計(jì)量大學(xué) 計(jì)測工程學(xué)院,,浙江 杭州310018)