《電子技術應用》
您所在的位置:首頁 > 電源技術 > 業(yè)界動態(tài) > SiC MOSFET 模塊的硬并聯(lián)

SiC MOSFET 模塊的硬并聯(lián)

2020-04-29
來源:英飛凌
關鍵詞: 英飛凌 IGBT SiCMOSFET

  用硅IGBT的工程師們很多曾經(jīng)有過并聯(lián)器件的使用經(jīng)歷,它不僅能降低成本還能減小整體系統(tǒng)分布電感,。那么對于新一代的半導體器件SiC而言,,是否一樣可以并聯(lián)使用呢,?以下就以4個英飛凌6mohm的SiC模塊的硬并聯(lián)為例,,來一起看看實現(xiàn)的可行性,。

  任何的同一料號開關器件并聯(lián),,均流總是最重要的目的,,這關系到整個系統(tǒng)的最終功率等級,所以如何做到均流就會是一個挑戰(zhàn),。一般我們會按動態(tài)均流和靜態(tài)均流分別討論它,。動態(tài)均流和系統(tǒng)設計有很大的關系,包括門極驅(qū)動,,母排結構,,PCB布線,甚至功率器件和負載擺放的位置都會影響均流效果,。而靜態(tài)均流和器件本身以及結構的幾何形態(tài)關系密切,,得益于如今市場上大部分的功率半導體是正溫度系數(shù)的,所以靜態(tài)均流比較容易實現(xiàn),,對器件批次的參數(shù)差異要求不多,,文章最后會給出蒙特卡洛分析來評估。

  首先我們來討論一下整體結構,。由于要實現(xiàn)最小的電流回路,,整個系統(tǒng)做成了分開的主功率板和驅(qū)動電路板,用接插針來連結兩塊板子,,如圖1所示,。這樣的好處是4路驅(qū)動到4個并聯(lián)模塊的距離相等。再來看一下主功率板的布局如圖2,。用多層PCB來實現(xiàn)多層母線的結構,,這樣的雜散電感很小,每路只有大約19nH,,4個并聯(lián)后總的雜散電感不超過5nH,。可以看到整個主功率板超級對稱,,這對并聯(lián)應用是最重要的,,沒有之一,。如果看不清楚,沒關系,,請參考圖3單路的高清放大圖,,上排的孔是用來套超細柔性探頭測橋臂電流;下排的孔是留來測負載電流的,。這些孔在實驗階段很好用,,當然在正式的設備量產(chǎn)板上是要去掉的,去掉后母排疊層區(qū)域面積變大,,系統(tǒng)的雜散電感會進一步減小的,。

1.png

  圖1  雙層結構的電路設計

2.png


  圖2  主功率板的布局

3.png

  圖3  單個主回路

  我們再來看一下這個4并聯(lián)的驅(qū)動。圖4是這個模塊的管腳布局圖,,這個模塊的上下橋模塊每個都擁有兩路gate,,兩路source,,且他們在模塊內(nèi)部是電氣相連的,。這樣做不僅可以減小門極的寄生電感,還能改善模塊內(nèi)部SiC芯片的電流分布,。鑒于這樣的模塊門極結構,,外圍的驅(qū)動電路也應做到與之相配,也就是說接到兩個G,、S也要對稱,,以保證左右兩邊的開關時間高度一直??梢杂脠D5這樣的樹形結構,,橘黃色是到左右兩邊的驅(qū)動信號,黃色是驅(qū)動板至4路SiC模塊的驅(qū)動信號,。經(jīng)實測,,4并聯(lián)8組驅(qū)動信號之間的延時誤差不超過5ns。

4.png

  圖4  模塊管腳布局

5.png

  圖5  門極驅(qū)動的樹形結構

  這么對稱的母排和驅(qū)動,,實際測量中均流到底好不好呢,?接下來,讓我們一起見證一下結果,。需要說明的是測試所用的雙脈沖測試電路結構是全橋的,,并非常規(guī)用的半橋模式,原理如圖6,。如此做的好處是可以減小半橋測試時負載電感對回路的電磁場影響,。各個器件的門極信號給定也在圖中有顯示。由于SiC器件的體二極管導通壓降大且偏差也大,,所以在續(xù)流是可以使用同步整流模式,,但要留出一定的死區(qū)時間,,對SiC器件而言一般不超過1us。圖7是單個模塊左右兩側(cè)的負載電流,,可以看出兩者的均流度非常好,。我們不僅要對每個模塊的左右電流均流度進行確認,還要對不同模塊同一側(cè)電流進行比較,,這樣能保證器件并聯(lián)后達到最大的輸出電流,。圖8和圖9分別是4個并聯(lián)模塊的開通和關斷電流,上升和下降的斜率一致性非常高,,而且沒有什么振蕩,。改變溫度,母線電壓和門極電阻后,,均流的趨勢幾乎是一樣的,。

6.png

  圖6  全橋雙脈沖測試

7.png

  圖7  單個模塊左右兩側(cè)的負載電流

8.png

  圖8  開通電流

9.png

  圖9  關斷電流

  以上的這些測試結果都是針對數(shù)量有限的模塊的,那么對于批量的產(chǎn)品而言,,均流又怎樣呢,?最后,祭出了蒙特卡洛來進行熱分析,。這個理論簡單地說就是反復地隨機取樣,,以得到最終事件概率。圖10所示,,用在本次模塊并聯(lián)分析中就是從一個50000個不同損耗的樣本庫中,,隨機抽出4個進行組合,然后進行電流與溫度的迭代,,獲得該組并聯(lián)時的溫度差,。多次重復進行這樣的隨機抽取,把所有的溫度差按出現(xiàn)的次數(shù)繪成柱狀圖就是圖11,。

90.png

  圖10  蒙特卡洛過程

Fujitsu-圖1.png

  圖11  并聯(lián)溫度偏差

  結束語

  SiC器件的并聯(lián)肯定是可行的,,但最最關鍵的一個詞就是“對稱”?!皩ΨQ”能從根本上解決各類振蕩和不均流問題,。另外,使用同步整流還有助于續(xù)流時的均流,,特別對二極管損耗占比偏高的應用大益,。

  參考資料:

  • Infineon AN 2017-41.  Evaluation Board for CoolSiC? Easy1B half-bridge modules.

  • Infineon AN 2017-04. Advanced Gate Drive Options for Silicon- Carbide (SiC) MOSFETs using EiceDRIVER?.

  • Infineon AN2014-12. EiceDRIVER? 1EDI Compact Family. Technical description.

  • Infineon AN2018-09. Guidelines for CoolSiC? MOSFET gate drive voltage window

  • Infineon AN2017-14. Evaluation Board EVAL-1EDI20H12AH-SIC.

  • Infineon AN2007-04. How to calculate and minimize the dead time requirement for IGBT’s properly.

  • Infineon AN2017-46. CoolSiC? 1200 V SiC MOSFET Application Note


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點,。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權者,。如涉及作品內(nèi)容、版權和其它問題,,請及時通過電子郵件或電話通知我們,,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失,。聯(lián)系電話:010-82306118,;郵箱:[email protected]