在日前舉辦的技術(shù)大會,，臺積電方面表示,，公司的3nm將繼續(xù)沿用之前的FinFET。那么大家的關(guān)注點就變成了,，臺積電的第一代GAA-FET什么時候?qū)⒌絹恚?/p>

　　當我們越過22nm到16nm的壁壘時,，幾乎所有處于領(lǐng)先地位的主要半導(dǎo)體制造公司都從平面晶體管過渡到FinFET晶體管。FinFET的好處很多,，包括更好的驅(qū)動電流和更低的泄漏,，更好的可擴展性,，更快的開關(guān)時間以及總體上更好的半導(dǎo)體邏輯晶體管選擇。借助FinFET和多此改進,，該技術(shù)已從英特爾的首批22nm產(chǎn)品擴展到了我們今年從臺積電合作伙伴那里看到的5nm產(chǎn)品,。

　　不出所料，在某個時候擴展FinFET將變得越來越難,，因此需要新技術(shù)來幫助繼續(xù)擴展,。而后FinFET時代的晶體管技術(shù)的研究以驚人的速度進展，并且大多數(shù)注意力已轉(zhuǎn)移到“Gate-All-Around”技術(shù)上,，該技術(shù)可提升溝道并允許溝道寬度根據(jù)類型的需要而縮放晶體管在使用中,。在晶體管性能控制方面，GAA-FET具有顯著優(yōu)勢,。對于大多數(shù)FinFET工藝,，代工廠可以提供基于電壓和性能的多種設(shè)計，但GAA-FET設(shè)計將這些分立的選擇變成了更連續(xù)的東西,。您可能會看到這些稱為納米片或納米線的材料,。

　　可以預(yù)料，與FinFET或平面晶體管相比,，GAA-FET設(shè)計的構(gòu)建要復(fù)雜得多,。首次GAA-FET演示于1986年進行，而2006年演示了3nm實施方案,。但是，與在客戶可用的制造過程中進行大規(guī)模構(gòu)建相比,，在實驗室中進行構(gòu)建具有不同的復(fù)雜程度,。在2018年至2019年的許多技術(shù)半導(dǎo)體會議上，許多設(shè)計公司和代工廠都討論了GAA-FET或類似設(shè)計作為其即將推出的產(chǎn)品組合的一部分,。

　　最值得注意的是,，英特爾已經(jīng)提到他們將在未來5年內(nèi)開始使用它，這將使其圍繞5nm-3nm節(jié)點技術(shù)發(fā)展,。

　　三星已經(jīng)宣布打算提供其版本的MBC-FET,，作為其3nm工藝節(jié)點的一部分，新晶體管預(yù)計將在2021年下半年投入量產(chǎn),。2019年5月,，該公司發(fā)表聲明說，第一個v0.1版本的3GAE PDK已為客戶做好準備,。一年多以后,，我們希望這能如期進行。三星的Foundry論壇的2020年版本由于COVID而被推遲,，應(yīng)該在今年晚些時候出現(xiàn),。

　　隨著這類晶體管的使用越來越多,，我們預(yù)計可用的薄片寬度范圍以及GAA設(shè)計中的堆疊層數(shù)都會增加。今年的CEA-Leti在2020年VLSI技術(shù)和電路研討會上展示了一種7層GAA-FET,，它使用了專門用于高性能計算的納米片,。

　　那么臺積電發(fā)生了什么？作為技術(shù)研討會的一部分,，該組織表示,，其3nm制程技術(shù)將保留在FinFET上。該公司表示,，已經(jīng)對其FinFET技術(shù)進行了重大更新,，以通過其工藝節(jié)點技術(shù)的另一次迭代實現(xiàn)性能和漏電擴展。臺積電的N3將在FinFET上使用擴展和改進的版本,，以獲取更好的PPA,。與N5相比，3nm的性能提高了50％,，功耗降低了30％,，密度提高了1.7倍。臺積電表示,，F(xiàn)inFET的可預(yù)測性將幫助該公司在預(yù)期的時間表上交付該技術(shù),。

　　最后這句話很有說服力。如果他們的FinFET目前已經(jīng)發(fā)展到第三,、第四或第五代（取決于代工）,，他們已經(jīng)能更好地對其控制，但這不是第一代GAA-FET能控制的,，為了滿足其大客戶（幾乎所有領(lǐng)先的邏輯芯片）的需求,，它必須保持節(jié)奏。話雖如此,，如果愿意的話,，臺積電將來可能會在其3nm節(jié)點的不同版本上提供GAA-FET，但是與英特爾和薩寧相比,，該公司目前尚未對此發(fā)表任何公開聲明,。

　　與這些技術(shù)一樣，無論摩爾定律走向何方,，目標都是擴大規(guī)模并帶來一些現(xiàn)實,。臺積電的客戶將不得不等到以后，看看GAA-FET是否可以為臺式機帶來更優(yōu)化的性能,。