文獻(xiàn)標(biāo)識(shí)碼: A
DOI: 10.19358/j.issn.2096-5133.2020.09.013
引用格式: 付恩琪,,孫秀男,,梁昊. 基于FPGA的功率譜分析系統(tǒng)[J].信息技術(shù)與網(wǎng)絡(luò)安全,2020,,39(9):68-73.
0 引言
功率譜估計(jì)是信號(hào)分析的重要方法,,廣泛應(yīng)用于雷達(dá)信號(hào)處理,、語(yǔ)音識(shí)別、無(wú)線(xiàn)通信等領(lǐng)域[1-3],。針對(duì)激光雷達(dá)的微弱信號(hào)探測(cè),,由于單個(gè)脈沖功率譜強(qiáng)度較低,通常需要將多個(gè)脈沖功率譜進(jìn)行分段累加以提高探測(cè)性能[4],。經(jīng)典譜估計(jì)建立在快速傅里葉變換(Fast Fourier Transform,,F(xiàn)FT)基礎(chǔ)之上,目前常用的基于MATLAB的功率譜估計(jì)運(yùn)算耗時(shí)長(zhǎng),、效率低,,無(wú)法滿(mǎn)足實(shí)時(shí)數(shù)據(jù)處理的需求。隨著現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array,,FPGA)集成度進(jìn)一步提高,,其內(nèi)部資源豐富,性能強(qiáng)大,,設(shè)計(jì)更加靈活,,并具有很好的兼容性和可移植性,成為理想的解決方案,。
本文設(shè)計(jì)了一種基于FPGA的功率譜分析系統(tǒng),,在上位機(jī)軟件控制下對(duì)關(guān)鍵參數(shù)進(jìn)行配置,實(shí)現(xiàn)了數(shù)據(jù)采集,、硬件觸發(fā),、DDR3存取、功率譜估計(jì),、結(jié)果上傳等系列功能,。重點(diǎn)研究了兩種功率譜估計(jì)方案:方案一不加窗,由單精度浮點(diǎn)的并行FFT模塊實(shí)現(xiàn),,計(jì)算結(jié)果精度高,;方案二增加了實(shí)時(shí)加窗處理,由24 bit定點(diǎn)的流水線(xiàn)FFT模塊實(shí)現(xiàn),,在降低頻譜泄露的同時(shí)進(jìn)一步提升處理速度,。系統(tǒng)通過(guò)分段累加處理提高了對(duì)微弱信號(hào)的探測(cè)性能,。
本文詳細(xì)內(nèi)容請(qǐng)下載:http://forexkbc.com/resource/share/2000003101
作者信息:
付恩琪1,2,,孫秀男1,,2,梁 昊1,,2
(1.中國(guó)科學(xué)技術(shù)大學(xué) 核探測(cè)與核電子國(guó)家重點(diǎn)實(shí)驗(yàn)室,,安徽 合肥230026;
2.中國(guó)科學(xué)技術(shù)大學(xué) 近代物理系,,安徽 合肥230026)