《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 通信與網(wǎng)絡(luò) > 設(shè)計(jì)應(yīng)用 > 一種26~28 Gb/s高能效低抖動(dòng)Bang-bang CDR設(shè)計(jì)
一種26~28 Gb/s高能效低抖動(dòng)Bang-bang CDR設(shè)計(jì)
《信息技術(shù)與網(wǎng)絡(luò)安全》2020年第5期
蔣姝潔,林福江
中國(guó)科學(xué)技術(shù)大學(xué) 微電子學(xué)院,,安徽 合肥 230026
摘要: 一種26~28 Gb/s高能效低抖動(dòng)Bang-bang CDR設(shè)計(jì)蔣姝潔,,林福江(中國(guó)科學(xué)技術(shù)大學(xué) 微電子學(xué)院,安徽 合肥 230026)設(shè)計(jì)實(shí)現(xiàn)了一款26~28 Gb/s的高能效低抖動(dòng)Bangbang CDR電路,,采用改進(jìn)的全速率非線性鑒相器結(jié)構(gòu),,提高了鑒相器電路的輸入靈敏度,,改善高數(shù)據(jù)速率下磁滯效應(yīng)的影響,,從而提升環(huán)路整體的抖動(dòng)性能,;通過(guò)壓控振蕩器和壓控振蕩器緩沖電路協(xié)同調(diào)諧的方式減小為驅(qū)動(dòng)大的鑒相器負(fù)載的時(shí)鐘緩沖電路的功耗。采用TSMC 40 nm CMOS工藝,,輸入231-1 300 mVPP的偽隨機(jī)二進(jìn)制序列(PRBS)數(shù)據(jù),,在28 Gb/s下該時(shí)鐘數(shù)據(jù)恢復(fù)電路恢復(fù)出的時(shí)鐘抖動(dòng)為1.66 ps (pp),數(shù)據(jù)抖動(dòng)為1.81 ps (pp),;在注入4 MHz正弦抖動(dòng)的情況下,,抖動(dòng)容限小于0.75 UIpp。在1 V電源電壓下,,功耗小于38.5 mW,。
中圖分類(lèi)號(hào):TN432 文獻(xiàn)標(biāo)識(shí)碼:A DOI: 10.19358/j.issn.20965133.2020.05.011
引用格式:蔣姝潔,林福江.一種26~28 Gb/s高能效低抖動(dòng)Bang-bang CDR設(shè)計(jì)[J].信息技術(shù)與網(wǎng)絡(luò)安全,,2020,39(5):51-57.
Abstract:
Key words :

隨著萬(wàn)物互連時(shí)代的到來(lái),,收發(fā)系統(tǒng)需要處理的數(shù)據(jù)流量信息的數(shù)量和速度迅速增長(zhǎng),100千兆以太網(wǎng)系統(tǒng)(100 GbE)正在逐漸取代10千兆以太網(wǎng)系統(tǒng)以滿(mǎn)足數(shù)據(jù)流量增長(zhǎng)的需要,。一個(gè)典型的100千兆以太網(wǎng)系統(tǒng)需要4個(gè)25 Gb/s的鏈路,,本文設(shè)計(jì)了一款26~28 Gb/s的CDR以滿(mǎn)足100 GbE的數(shù)據(jù)中心需求。

高速串行通信芯片間集成了上百條線,,高能效低抖動(dòng)的時(shí)鐘數(shù)據(jù)恢復(fù)電路是串行接口速率提升的主要瓶頸,。CDR設(shè)計(jì)的難點(diǎn)主要在以下兩個(gè)方面:一是設(shè)計(jì)采用先進(jìn)的40 nm CMOS工藝,該工藝的電源電壓只有1 V,,電路實(shí)現(xiàn)可用的電壓擺幅比較?。慌c此同時(shí),,工藝角變化對(duì)器件有較大影響,,設(shè)計(jì)需要覆蓋寬的調(diào)諧范圍。二是時(shí)鐘產(chǎn)生電路需要驅(qū)動(dòng)較大的鑒相器負(fù)載以在高數(shù)據(jù)速率下實(shí)現(xiàn)對(duì)時(shí)鐘和數(shù)據(jù)的正確恢復(fù),。其緩沖電路的功耗是CDR功耗的重要來(lái)源之一,。


本文詳細(xì)內(nèi)容請(qǐng)下載http://forexkbc.com/resource/share/2000003118


作者信息:蔣姝潔,林福江(中國(guó)科學(xué)技術(shù)大學(xué) 微電子學(xué)院,,安徽 合肥 230026)

此內(nèi)容為AET網(wǎng)站原創(chuàng),,未經(jīng)授權(quán)禁止轉(zhuǎn)載。