《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 電子元件 > 業(yè)界動(dòng)態(tài) > 不僅僅是光刻,臺(tái)積電談實(shí)現(xiàn)5nm的關(guān)鍵技術(shù)

不僅僅是光刻,臺(tái)積電談實(shí)現(xiàn)5nm的關(guān)鍵技術(shù)

2020-12-18
來源:半導(dǎo)體行業(yè)觀察

  進(jìn)入最近幾年,,每當(dāng)我們引入一個(gè)新的先進(jìn)工藝節(jié)點(diǎn),,大家都把絕大多數(shù)注意力集中在光刻更新上,。引用的常用指標(biāo)是每平方毫米的晶體管或(高密度)SRAM位單元的面積,?;蛘?,可以使用透射電子顯微鏡(TEM)對(duì)薄片樣品進(jìn)行詳細(xì)的分解分析,,以測(cè)量鰭片節(jié)距(fin pitch),,柵極節(jié)距(gate pitch)和(第一級(jí))金屬節(jié)距(metal pitch)。

  隨著關(guān)鍵尺寸層從193i到近紫外線(EUV)的轉(zhuǎn)變,,對(duì)光刻的關(guān)注是可以理解的,。然而,制程開發(fā)和認(rèn)證涵蓋了材料工程的許多方面,,才得以實(shí)現(xiàn)可靠的可制造性,,進(jìn)而實(shí)現(xiàn)產(chǎn)品目標(biāo)的充分補(bǔ)充。具體而言,,制程開發(fā)工程師面臨越來越嚴(yán)格的可靠性目標(biāo),,同時(shí)要實(shí)現(xiàn)性能和功耗的改善。

  在最近的IEDM會(huì)議上,,TSMC進(jìn)行了技術(shù)演講,,重點(diǎn)介紹了使N5工藝節(jié)點(diǎn)能夠達(dá)到(風(fēng)險(xiǎn)生產(chǎn))資格的開發(fā)重點(diǎn)。本文總結(jié)了該演示文稿的重點(diǎn),。

  在SemiWiki較早的文章中,,我們介紹了N5的光刻和功耗/性能功能。N5的重大材料差異之一是引入了“高遷移率”設(shè)備溝道或HMC,。如文所述,,通過在器件溝道區(qū)域引入額外的應(yīng)變,可以提高N5中的載流子遷移率,。(盡管TSMC沒有提供技術(shù)細(xì)節(jié),,但通過向硅溝道區(qū)或Si(1-x)Ge(x)中引入適量的鍺,pFET空穴遷移率也可能得到改善,。)

  此外,,優(yōu)化的N5工藝節(jié)點(diǎn)在柵極和溝道之間結(jié)合了優(yōu)化的高K金屬柵極(HKMG)電介質(zhì)堆棧,從而產(chǎn)生了更強(qiáng)的電場,。

  該“帶隙工程”對(duì)于載流子遷移率和柵極氧化物堆疊材料選擇的一個(gè)非常重要的方面是確保滿足可靠性目標(biāo),。N5可靠性鑒定的一些結(jié)果如下所示。

  臺(tái)積電強(qiáng)調(diào)了N5資格測(cè)試的以下可靠性措施:

  偏置溫度穩(wěn)定性(bias temperature stability :BTI)

  對(duì)于pFET的NBTI和對(duì)于nFET的PBTI都表現(xiàn)為由于捕獲的氧化物電荷而導(dǎo)致的器件Vt漂移(正絕對(duì)值)隨時(shí)間的性能下降

  也可能導(dǎo)致SRAM操作的VDDmin下降

  熱載流子注入(hot carrier injection :HCI)

  電荷不對(duì)稱注入到器件漏極附近的柵極氧化物中(飽和工作),,導(dǎo)致載流子遷移率下降

  時(shí)間相關(guān)的柵極氧化物介電擊穿(TDDB)

  請(qǐng)注意,,N5節(jié)點(diǎn)旨在滿足高性能和移動(dòng)(低功耗)產(chǎn)品要求。結(jié)果,,性能下降和保持主動(dòng)SRAM VDDmin都是重要的長期可靠性標(biāo)準(zhǔn),。

  TDDB

微信圖片_20201218111414.png

  上圖顯示,,即使柵極電場增加,TDDB的壽命也與節(jié)點(diǎn)N7相當(dāng)

  自發(fā)熱(Self-heating)

  FinFET器件幾何結(jié)構(gòu)的引入大大改變了從溝道功耗到環(huán)境(ambient)的熱阻路徑(thermal resistance paths),。采用新的“自熱”分析流程來更準(zhǔn)確地計(jì)算局部結(jié)點(diǎn)溫度,,通常以“熱圖”形式顯示。正如從N7到N5的尺寸激進(jìn)縮放所預(yù)期的那樣,,N5的自熱溫度升高更大,,如下所示。

微信圖片_20201218111418.png

  HPC產(chǎn)品的設(shè)計(jì)人員需要與他們的EDA合作伙伴(用die熱分析工具)及其產(chǎn)品工程團(tuán)隊(duì)合作,,以進(jìn)行準(zhǔn)確的(die和系統(tǒng))熱阻建模,。對(duì)于die模型,有源和非有源結(jié)構(gòu)都會(huì)強(qiáng)烈影響散熱,。

  HCI

  N7和N5的nFET和pFET的熱載流子注入性能下降如下所示,。

微信圖片_20201218111421.png

  請(qǐng)注意,HCl與溫度密切相關(guān),,因此必須進(jìn)行準(zhǔn)確的自熱分析,。

  BTI

  下面說明了pMOS NBTI可靠性分析結(jié)果以及相關(guān)的環(huán)形振蕩器性能影響。

微信圖片_20201218111424.png

  在這兩種情況下,,可靠性分析均表明N5相對(duì)于N7具有改善的BTI特性,。

  SRAM VDDmin

  SRAM的最低工作電壓(VDDmin)是低功耗設(shè)計(jì)的關(guān)鍵參數(shù),尤其是對(duì)本地存儲(chǔ)器存儲(chǔ)的需求不斷增長時(shí),。影響最低SRAM工作電壓(具有足夠的讀寫裕度)的兩個(gè)因素是:

  BTI設(shè)備轉(zhuǎn)移,,如上所示

  設(shè)備Vt的統(tǒng)計(jì)過程變化,,如下所示(在N7和N5中標(biāo)準(zhǔn)化為Vt_mean)

微信圖片_20201218111429.png

  根據(jù)這兩個(gè)單獨(dú)的結(jié)果,,HTOL應(yīng)力后的SRAM可靠性數(shù)據(jù)顯示N5相對(duì)于N7改善了VDDmin影響。

微信圖片_20201218111434.png

  互連線

  臺(tái)積電還簡要介紹了N5工藝工程對(duì)(Mx,,低級(jí)金屬)互連可靠性優(yōu)化的重視,。通過改進(jìn)的鑲嵌溝槽襯里(damascene trench liner)和“ Cu reflow”步驟,Mx間距的縮放比例(使用EUV在N5中增加了約30%)不會(huì)對(duì)電遷移失敗產(chǎn)生不利影響,,也不會(huì)對(duì)線間電介質(zhì)造成破壞,。下圖顯示了N5的線到線(和過孔)累積擊穿可靠性故障數(shù)據(jù),而N7 – N5可以按比例縮放Mx間距來承受較高的電場,。

微信圖片_20201218111437.png



本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn),。轉(zhuǎn)載的所有的文章,、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容,、版權(quán)和其它問題,請(qǐng)及時(shí)通過電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118,;郵箱:[email protected],。