最近市場傳言,，芯片設(shè)計(jì)公司AMD將成為三星代工廠的第一個(gè)3nm客戶,。中國臺(tái)灣DigiTimes的消息人士認(rèn)為，由于臺(tái)積電與蘋果的密切關(guān)系使得AMD考慮選擇三星進(jìn)行3nm訂單,，并且同AMD一樣,，高通也對三星的3nm制程感興趣。
3nm工藝對抗賽逐漸形成
蘋果與臺(tái)積電和合作已經(jīng)長達(dá)十年,，截止目前蘋果仍然是臺(tái)積電最大的客戶,，占臺(tái)積電2020年480．8億美元總營收的四分之一。據(jù)臺(tái)積電的一份客戶訂單數(shù)據(jù)顯示,，2020年蘋果獲得了臺(tái)積電產(chǎn)能的24．2％,，2021年這一數(shù)字已達(dá)到25．4％,。
在蘋果最新發(fā)布的芯片線路圖中，蘋果預(yù)期在2023年發(fā)布基于3nm的第三代M系列芯片,，并且依舊選擇了臺(tái)積電代工3nm制程,。
臺(tái)積電與蘋果早已形成穩(wěn)定的合作關(guān)系，而在考慮產(chǎn)能問題的AMD,、高通極有可能與三星合作,。
此前，由于臺(tái)積電在7nm及5nm工藝上占據(jù)優(yōu)勢,，臺(tái)積電的客戶數(shù)量及訂單都遠(yuǎn)高于三星,，蘋果、高通,、AMD都是其客戶,。憑借著優(yōu)良的5nm工藝，臺(tái)積電可以說是橫掃天下,。
但因?yàn)樵?nm,、5nm上競爭不足，三星選擇另辟蹊徑,，將重點(diǎn)押注在3nm節(jié)點(diǎn)上,。不僅在3nm上選擇了GAA晶體管技術(shù)，合作伙伴上也取得了突破,。在前兩天的的三星先進(jìn)代工系統(tǒng)論壇會(huì)上,，三星官方宣布已有12家合作伙伴深入合作。當(dāng)傳出高通與AMD有意合作的消息后,，更像是在三星3nm的布局上添上的一把火,。
如今3nm工藝對抗賽逐漸形成，3nm之戰(zhàn)一觸即發(fā),。
3nm的決戰(zhàn)
在半導(dǎo)體制程的進(jìn)程中,，3nm工藝是繼5nm 技術(shù)之后的下一個(gè)工藝節(jié)點(diǎn)。晶圓制造三巨頭中臺(tái)積電,、三星,、都宣布了其3nm的研發(fā)和量產(chǎn)計(jì)劃，而英特爾則更改了節(jié)點(diǎn)的度量方式,，采用PPA的方式進(jìn)行制程節(jié)點(diǎn)劃分,。需要注意的是，研究報(bào)告曾指出,，英特爾的Intel 3（此前稱5nm制程）的晶體管密度達(dá)到了三星2nm的1．76倍,。量產(chǎn)時(shí)間節(jié)點(diǎn)與晶體管密度指標(biāo)的比拼，使得3nm制程的對抗賽越發(fā)有看頭,。
3nm制程節(jié)點(diǎn)正在上演“三英戰(zhàn)呂布”的戲碼,，明年上半年將要量產(chǎn)的三星3nm,、明年下半年將要量產(chǎn)的臺(tái)積電3nm、2023年下半年才會(huì)亮相的Intel 3,，誰才能優(yōu)先取得優(yōu)勢,？
臺(tái)積電
從時(shí)間節(jié)點(diǎn)來看，臺(tái)積電的3nm制程布局時(shí)間要早于三星,。在2016年,，臺(tái)積電就計(jì)劃建設(shè)一個(gè)5nm至3nm節(jié)點(diǎn)的晶圓制造廠；在2017年,，臺(tái)積電宣布在中國臺(tái)灣臺(tái)南科學(xué)園開始建設(shè)3納米半導(dǎo)體制造廠,。
去年8月，臺(tái)積電發(fā)布了其N3 3nm工藝的細(xì)節(jié),。此節(jié)點(diǎn)可提供比N5更完整的擴(kuò)展能力,，性能提升10－15％，功耗降低25－30％,，密度提高70％,。臺(tái)積電計(jì)劃在2021年進(jìn)行風(fēng)險(xiǎn)生產(chǎn)。
而工藝的選擇上,，臺(tái)積電的3nm芯片選擇了增強(qiáng)的Fin FET（鰭式場效應(yīng)晶體管）技術(shù),，SRAM密度增加20％，模擬密度增加10％,。
今年4月，針對三星的2030藍(lán)圖計(jì)劃,，臺(tái)積電也明確放話,，今年資本支出維持原定的150億～160億美元，并全力沖刺延用鰭式場效電晶體（Fin FET）技術(shù)的5nm,、3nm制程,，預(yù)計(jì)2022年下半年量產(chǎn)。
三星
自2017年,，三星正式宣布調(diào)整公司業(yè)務(wù)部門,，將晶圓代工業(yè)務(wù)部門從系統(tǒng)LSI業(yè)務(wù)部門獨(dú)立出來，成立三星電子晶圓代工廠,，負(fù)責(zé)為全球客戶制造邏輯芯片時(shí),，三星在晶圓代工上的賽道上算是正式參賽。
想在3nm上扳回一局的三星,，不但在時(shí)間上拔得頭籌,，提前臺(tái)積電半年量產(chǎn)；還采用了全新的GAAFET技術(shù)（全環(huán)繞柵極晶體管工藝）,。
因?yàn)镚AA技術(shù)重新設(shè)計(jì)晶體管底層結(jié)構(gòu),，克服了當(dāng)前技術(shù)的物理,、性能極限，增強(qiáng)柵極控制,，使得性能大大提升,。
在該技術(shù)方向下，主要有納米線,、板片狀結(jié)構(gòu)多路橋接鰭片,、六角形截面納米線和納米環(huán)技術(shù)四大主流方向，三星采用的是MBCFET（Multi－Bridge Channel FET）,，即板片狀結(jié)構(gòu)多路橋接鰭片,。
在IEEE國際固態(tài)電路會(huì)議上，三星工程師展示了其MBCFET結(jié)構(gòu)的靈活性,。如何以極低的電壓實(shí)現(xiàn)片上存儲(chǔ)單元的寫入操作,，其電壓可以降低數(shù)百毫伏，從而有可能大大降低未來芯片的功耗,。
與5nm工藝相比,，采用MBCFET晶體管結(jié)構(gòu)，其面積減少了35％,，性能提高了30％且功耗降低了50％,。三星電子總裁兼代工業(yè)務(wù)負(fù)責(zé)人Siyoung Choi稱，隨著工藝成熟度的提高,，三星電子3nm工藝良率正在接近目前量產(chǎn)的4nm工藝水平,。
在三星的最新計(jì)劃中，將在韓國擴(kuò)建紫外光（EUV）光刻技術(shù)生產(chǎn)線,，該技術(shù)使用波長13．5nm的極紫外光,，能夠制造出更精細(xì)、更清晰的電路,，從而讓芯片搭載更多元件,，大幅度提升運(yùn)算能力與效率。
英特爾
在3nm制程的布局上,，英特爾同樣布局,。英特爾為其制程節(jié)點(diǎn)引入了全新的命名體系，市面上來說,，Intel 3相當(dāng)于其他廠商的3nm制程,。
關(guān)于Intel 3的消息，目前不算太多,。根據(jù)英特爾的制程路線圖來看,，Intel 3會(huì)在Intel 4之后亮相。不久前，英特爾剛公開了Intel 4的進(jìn)程,，表示將會(huì)第一次引入EUV光刻機(jī),，明年下半年投產(chǎn)，2023年產(chǎn)品上市,。其官方網(wǎng)站還公開了48秒的視頻,，表明該加工工藝生產(chǎn)的晶圓檢測過程，并且得出了最終的結(jié)論,。根據(jù)全部檢測,，內(nèi)部的SRAM、邏輯單元,、模擬單元都符合要求,，處理芯片很“健康”。
在“英特爾加速創(chuàng)新”線上發(fā)布會(huì)上,，英特爾計(jì)劃Intel 3 將在2023年下半年亮相,，預(yù)計(jì)是Intel 4即7nm工藝的升級技術(shù)，同樣使用Fin FET晶體管,，每瓦性能將提升約18％,。但沒有具體的發(fā)布時(shí)間或產(chǎn)品名稱，推測將于2024年上市,。
對于GAA技術(shù)的布局,，英特爾則會(huì)在20A（Intel 20A 中的 A 代表單位“埃格斯特朗”?ngstr?m，簡稱埃,，符號?,，是一種小于納米的測量單位。1A ＝ 0．1nm）工藝上使用,，并且將兼?zhèn)銻ibbonFET和PowerVia兩大突破性技術(shù),。
其實(shí)，就摩爾定律關(guān)注的晶體管密度指標(biāo)來看,，在同一制程工藝節(jié)點(diǎn)上，英特爾的優(yōu)勢巨大,。在Digitimes發(fā)布的一份研究報(bào)告,，分析了臺(tái)積電、三星,、Intel在相同命名的半導(dǎo)體制程工藝節(jié)點(diǎn)上的晶體管密度問題,。報(bào)告中，在3nm的節(jié)點(diǎn)上,，臺(tái)積電的晶體管密度大約是2．9億個(gè)／mm2,，三星只有1．7億個(gè)／mm2，英特爾將達(dá)到5．2億個(gè)／mm2。英特爾的晶體管密度比臺(tái)積電高出了超過79％,，達(dá)到了三星2倍以上,。
3nm工藝進(jìn)程受阻
不久前，The Information報(bào)導(dǎo),，臺(tái)積電3納米制程陷入瓶頸,，可能會(huì)導(dǎo)致iPhone處理器連續(xù)三年（包括明年）都卡在同一制程，為蘋果史上首見,。對此,，臺(tái)積電則重申，3納米制程按計(jì)劃進(jìn)行,，不評論客戶或市場傳聞,。
但這不是外界第一次傳聞臺(tái)積電3nm制程延期。在今年9月初,，臺(tái)積電曾正式確認(rèn),，3nm工藝的量產(chǎn)會(huì)延遲3到4個(gè)月。
值得注意的是,，雖然在今年上半年三星宣布其3nmGAA工藝已經(jīng)成功流片,，但是在三星代工論壇活動(dòng)上，三星表示轉(zhuǎn)移到全新的GAA技術(shù)難度很高,。相對于曾經(jīng)計(jì)劃在2021年下半年量產(chǎn)芯片,，三星將3nm制程延期到2022年。最近,，也有路透社消息稱三星電子的3nmGAA工藝目前仍面臨著漏電等關(guān)鍵技術(shù)問題,。
雖然對于外界的傳聞，三星與臺(tái)積電都不置可否,。但從紛紛流言中可以看出,，3nm工藝的落地并不是一件簡單的事。
3nm工藝究竟難在什么地方,？
實(shí)際上,，每次遵從摩爾定律的提升，都需要一個(gè)關(guān)鍵技術(shù),。
這十年間,，比較著名的關(guān)鍵技術(shù)就是HKMG和Fin FET了，HKMG是Intel在45nm節(jié)點(diǎn)引入的,，可以用于改善傳統(tǒng)二氧化硅絕緣層的漏電,，隨后Intel在22nm引入了Fin FET來加強(qiáng)柵極的控制能力。但隨著芯片制程越來越小,，到了3nm的節(jié)點(diǎn),，不同廠商對于使用何種工藝有不同的判斷,。
隨著工藝的進(jìn)展，在5nm之后,，F(xiàn)in FET會(huì)遇到很多問題,。其不斷拉高的深度和寬度之比（為了避免短溝道效應(yīng)，鰭片的寬度應(yīng)該小于柵極長度的0．7倍）,，將使得鰭片難以在本身材料內(nèi)部應(yīng)力的作用下維持直立形態(tài),，尤其是在能量更高的EUV制程導(dǎo)入之后，這樣的狀況會(huì)更為嚴(yán)重,，甚至光子在如此小的尺度下將呈現(xiàn)量子效應(yīng)從而帶來大量的曝光噪音,，嚴(yán)重影響了產(chǎn)品的質(zhì)量和性能。另外,，柵極距過小將帶來不可控的情況,。
但這并不代表著5nm后，不會(huì)出現(xiàn)采用Fin FET工藝的3nm芯片,。
在綜合性能,、成本等因素后，臺(tái)積電選擇在3nm上采用Fin FET工藝,。在技術(shù)大會(huì)上,，臺(tái)積電還表示，已經(jīng)對Fin FET技術(shù)進(jìn)行了重大更新,，通過其工藝節(jié)點(diǎn)技術(shù)的另一次迭代實(shí)現(xiàn)性能和漏電擴(kuò)展,，有自信能在3nm節(jié)點(diǎn)以Fin FET來獲得水準(zhǔn)之上的良率。
就目前而言,，F(xiàn)in FET工藝還有大約3倍密度的生命力空間,，也就是在密度300MTr附近Fin FET依舊是可用的，臺(tái)積電最后的Fin FET工藝N3在保持Fin FET的情況下做到了250MTr／mm2的密度,，到達(dá)Fin FET的極限,。在2nm工藝節(jié)點(diǎn)，臺(tái)積電將轉(zhuǎn)為GAA工藝,。
三星則認(rèn)為Fin FET在5nm和4nm工藝節(jié)點(diǎn)上都依舊有效,，而在3nm時(shí)代三星開始使用新的GAA技術(shù)。希望在這個(gè)節(jié)點(diǎn)上超越臺(tái)積電,。在密度上,，基于GAA大約可以實(shí)現(xiàn)密度的再次范圍，到達(dá)600MTr的密度（累計(jì)6倍）,。并且三星使用的MBCFET技術(shù)，與目前采用納米線來構(gòu)造晶體管技術(shù)不同,。三星MBCFET使用納米片構(gòu)造晶體管,，以增加與閘極的接觸面積，進(jìn)而讓裝置整合更簡單，同時(shí)增加電流,。
寫在最后
無論選擇那種工藝,，3nm制程必然都是困難的。3nm的對抗賽還在繼續(xù),，不到市場正式出現(xiàn)3nm制程芯片,，一切都只是暗潮洶涌。
如果三星靠3nm扳回一局,，那么全球的芯片將再次迎來新變局,，臺(tái)積電的選擇是否能守住代工一哥的擂臺(tái)，英特爾能借著Intel 3重回巔峰嗎,？
3nm的決戰(zhàn)已經(jīng)正式開始,。
