《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計 > 業(yè)界動態(tài) > LeapMind發(fā)布超低功耗AI推理加速器IP“Efficiera v2版本”

LeapMind發(fā)布超低功耗AI推理加速器IP“Efficiera v2版本”

2021-11-30
來源:電子創(chuàng)新網(wǎng)
關(guān)鍵詞: LeapMind AI Efficierav2 MAC

  根據(jù)v1版本使用記錄和市場評測進(jìn)一步完善,以應(yīng)用于更多的實際產(chǎn)品

  邊緣AI領(lǐng)域的領(lǐng)先標(biāo)桿企業(yè)LeapMind有限公司今日公布了其正在開發(fā)和授權(quán)的超低功耗AI推理加速器IP “Efficiera” v2版本(以下簡稱“v2”),。LeapMind于2021年9月發(fā)布了Efficiera v2的測試版,,并收到了許多公司的測試及反饋,,包括SoC供應(yīng)商和終端用戶產(chǎn)品設(shè)計師。Efficiera v2預(yù)計2021年12月開始發(fā)售,,如有意向獲取,,請通過此郵箱垂詢:[email protected]

  LeapMind首席執(zhí)行官Soichi Matsuda表示:“去年,,我們正式推出了v1的商用版本,,許多公司對Efficiera進(jìn)行了評測。截至2021年9月底,,我們共與8家日本國內(nèi)公司簽署了授權(quán)協(xié)議,。‘向世界傳播采用機(jī)器學(xué)習(xí)的新設(shè)備’是我們根據(jù)企業(yè)理念所設(shè)定的座右銘,,而我們正通過提供v1來穩(wěn)步推進(jìn)這一理念的落地,。在未來,我們將進(jìn)一步通過技術(shù)創(chuàng)新和產(chǎn)品陣容擴(kuò)展,,繼續(xù)努力實現(xiàn)人工智能的普及,?!?/p>

  Efficiera v2根據(jù)v1的使用記錄和市場評測,擴(kuò)大了應(yīng)用范圍,,在保持最小配置的電路規(guī)?;A(chǔ)上,可覆蓋更廣泛的性能范圍,,并應(yīng)用于更多的實際產(chǎn)品,。產(chǎn)品由此得到了進(jìn)一步的完善。

  

1638254022911302.png

  Efficiera v2概念

  LeapMind董事兼首席技術(shù)官Hiroyuki Tokunaga博士表示:“自去年發(fā)布v1以來,,我們強(qiáng)化了設(shè)計/驗證方法和開發(fā)流程,,旨在‘開發(fā)世界上最節(jié)能的DNN加速器’。我們一直在開發(fā)v2,,以使產(chǎn)品能夠適用于專用集成電路(ASIC)和專用標(biāo)準(zhǔn)產(chǎn)品(ASSP),。我們還在開發(fā)一個深度學(xué)習(xí)方面的推理學(xué)習(xí)模型,以便將超小量化技術(shù)的優(yōu)勢最大化,。LeapMind的最大優(yōu)勢就在于我們可以提供一種技術(shù)來實現(xiàn)雙管齊下,。”

  Efficiera v2的主要規(guī)格與特性

  A.在保持最小電路規(guī)模的同時,,覆蓋更廣泛的性能范圍,,從而擴(kuò)大應(yīng)用范圍。

  硬件特性

  ● 通過多路復(fù)用MAC陣列+多核,,性能可擴(kuò)展至48倍

  V2允許你將卷積管道中的MAC陣列數(shù)量增加到v1的3倍(可選擇x1,、x4),并通過提供多達(dá)4個內(nèi)核的選擇,,進(jìn)一步擴(kuò)大性能的可擴(kuò)展性,。

  ● 除卷積和量化外,還可實現(xiàn)硬件執(zhí)行跳過連接和像素嵌入

  1. 跳過連接是多層卷積神經(jīng)網(wǎng)絡(luò)(CNN)中常見的一種操作,。(v1中由CPU執(zhí)行)

  2. 像素嵌入是一種對輸入數(shù)據(jù)進(jìn)行量化的方法

  ● 資源使用方面,,配置與Efficiera 1相同

  1. 有些應(yīng)用只因AI功能可在規(guī)模有限的FPGA器件上實現(xiàn)就能創(chuàng)造價值。

  2. LeapMind分析了一個實用型深度學(xué)習(xí)模型的執(zhí)行時間,,并仔細(xì)選擇了額外的硬件功能,。

  集成到SoC中

  ● AMBA AXI接口

  ● AMBA AXI interface

  AMBA AXI繼續(xù)被用作與外部的接口,并且當(dāng)接口被視為一個黑盒子時與以前一樣,,易于從當(dāng)前設(shè)計中遷移,。

  ● 單時鐘域

  FPGA中的目標(biāo)頻率

  ● FPGA的運行頻率與先前相同,雖然取決于具體設(shè)備,,但預(yù)計約為150到250MHz,。

  1. 256 GOP/s @ 125MHz (單核)

  2. 高達(dá)12 TOP/s @ 250MHz (雙核)

  ● 以加密RTL的形式提供

  B. 通過改進(jìn)設(shè)計/驗證方法并審查開發(fā)流程,我們確保質(zhì)量不僅適用于FPGA,也適用于ASIC/ASSP,。

  C. 開始提供一個模型開發(fā)環(huán)境(NDK),,使用戶能夠為Efficiera開發(fā)深度學(xué)習(xí)模型。目前為止只有LeapMind實現(xiàn)了這項工作,。

  ● 為Efficiera創(chuàng)建超小型量化深度學(xué)習(xí)模型所需的代碼和信息包

  ● GPU深度學(xué)習(xí)模型的開發(fā)者可立即上手使用

  ● 支持PyTorch和TensorFlow 2的深度學(xué)習(xí)框架

  ● 學(xué)習(xí)環(huán)境為一個配備GPU的Linux服務(wù)器

  ● 推理環(huán)境為一個配備Efficiera的設(shè)備

  ● 來自LeapMind的技術(shù)支持




圖片.jpg


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點,。轉(zhuǎn)載的所有的文章,、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容、版權(quán)和其它問題,,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟(jì)損失,。聯(lián)系電話:010-82306118;郵箱:[email protected],。