從市場角度,，隨著汽車,、工業(yè),、醫(yī)療,、教育等應用領域需求的爆發(fā),，數(shù)字經(jīng)濟的快速發(fā)展為集成電路產(chǎn)業(yè)提供了非常廣闊的市場,、非常豐富的應用場景,。集成電路設計工具正是這一龐大產(chǎn)業(yè)的底層關鍵技術,，政府的高瞻遠矚與龐大的市場空間,，為中國EDA的發(fā)展帶來前所未有的發(fā)展機遇。

　　2020年8月4日，國務院印發(fā)《新時期促進集成電路產(chǎn)業(yè)和軟件產(chǎn)業(yè)高質量發(fā)展的若干政策》，在《三,、研究開發(fā)政策（十六）》提及，聚焦高端芯片,、集成電路裝備和工藝技術、集成電路關鍵材料,、集成電路設計工具,、基礎軟件、工業(yè)軟件,、應用軟件的關鍵核心技術研發(fā),，不斷探索構建社會主義市場經(jīng)濟條件下關鍵核心技術攻關新型舉國體制?？萍疾?、國家發(fā)展改革委、工業(yè)和信息化部等部門做好有關工作的組織實施，積極利用國家重點研發(fā)計劃,、國家科技重大專項等給予支持,。這是“集成電路設計工具（EDA）”首次被寫入國家集成電路產(chǎn)業(yè)政策當中。

　　一,、集成電路設計工具（EDA）寫入《十四五規(guī)劃》

　　2021年3月12日發(fā)布的《中華人民共和國國民經(jīng)濟和社會發(fā)展第十四個五年規(guī)劃和二〇三五年遠景目標綱要》中,，集成電路位列7大科技前沿領域攻關的第3位，并明確指出重點攻關集成電路設計工具（EDA）,。

　　2021年11月30日發(fā)布的《“十四五”軟件和信息技術服務業(yè)發(fā)展規(guī)劃》提出,，重點突破工業(yè)軟件，關鍵基礎軟件補短板,。建立EDA開發(fā)商,、芯片設計企業(yè)、代工廠商等上下游企業(yè)聯(lián)合技術攻關機制,，突破針對數(shù)字,、模擬及數(shù)模混合電路設計,、驗證,、物理實現(xiàn)、制造測試全流程的關鍵技術,，完善先進工藝工具包,。

　　2021年，北京,、上海,、安徽、廣東,、江蘇,、山東、浙江等省市也明確指出要發(fā)展集成電路設計工具（EDA）,。更多地方政策請閱讀《2021年國家及地方出臺的相關EDA政策》,。

　　二、IPO熱潮

　　2021年的中國EDA產(chǎn)業(yè)可以用一個詞來形容,，那就是“IPO”,。國內4家EDA公司同時發(fā)起IPO，6月21日華大九天創(chuàng)業(yè)板上市受理,；6月25日概倫電子科創(chuàng)板上市受理,；6月30日廣立微創(chuàng)業(yè)板上市受理；8月24日國微思爾芯科創(chuàng)板上市受理,。四家EDA公司IPO擬募資約57億元,。

　　2021年12月28日,，概倫電子在科創(chuàng)板首發(fā)上市；

　　2021年11月19日,，華大九天在創(chuàng)業(yè)板提交注冊,；

　　2021年12月24日，廣立微獲創(chuàng)業(yè)板上市委通過,；

　　國微思爾芯也正在科創(chuàng)板問詢中,。

　　三、資本追捧引發(fā)融資潮

　　根據(jù)芯思想研究院的數(shù)據(jù),，據(jù)不完全統(tǒng)計,，EDA公司從2010年開始至今，融資次數(shù)超過70次,，不計IPO擬募資金額,，融資金額超過100億元。

　　據(jù)不完全統(tǒng)計,，2021年共有22家EDA公司進行了超過30次融資,，包括概倫電子上市募資金額，融資金額超過60億元人民幣,。

　　而2017年及之前只進行過6次融資,，2018年進行了6次融資，2019年進行了9次融資,，2020年進行了18次融資,。

　　四、華為加碼EDA公司

　　自2020年以來,，華為旗下的哈勃投資加碼EDA公司,，布局了5家EDA公司。

　　2020年12月入股九同方微電子,；九同方可提供完備的IC流程設計工具,，形成了IC電路原圖設計、電路原理仿真（超大規(guī)模IC電路,、RF電路）,、3D電磁場全波仿真的IC設計全流程仿真能力；

　　2021年2月入股無錫飛譜電子,；飛譜電子基于電磁場核心算法的領先技術,，所開發(fā)的專業(yè)軟件工具能夠為芯片設計與制造、高速電子封裝和系統(tǒng)集成廠商解決信號及電源完整性,、電磁兼容及干擾等設計挑戰(zhàn)；

　　2021年2月入股立芯軟件,；立芯軟件專注物理設計和邏輯綜合等集成電路電子設計自動化工具開發(fā),，布局工具Leplace可高效處理千萬級的單元規(guī)模；

　　2021年6月入股阿卡思微電子；阿卡思微電子提供數(shù)字前端形式化驗證,；

　　2021年8月5日哈勃科技3000萬元入股國微思爾芯的第二大股東青芯意誠（14.36%）,，持股15.81%，間接成為國微思爾芯的股東,；國微思爾芯業(yè)務聚焦于數(shù)字芯片的前端驗證,。

　　五、邁步走向世界

　　1,、三星SAFE-EDA生態(tài)系統(tǒng)

　　2021年11月17-18日,，三星半導體舉辦的先進制造生態(tài)系統(tǒng)SAFE（Samsung Advanced Foundry Ecosystem）2021論壇上，三星全面介紹了其在技術研發(fā)和生態(tài)系統(tǒng)的最新進展,，并正式宣布華大九天,、鴻芯微納、芯和半導體,、行芯科技成為其SAFE-EDA生態(tài)系統(tǒng)合作伙伴,，加上之前的概倫電子，中國大陸有5家EDA公司成為三星SAFE-EDA生態(tài)系統(tǒng)合作伙伴,。

　　據(jù)華大九天官網(wǎng)介紹,，華大九天SPICE電路仿真工具Empyrean ALPS在2021年成功通過三星半導體EDA工具認證流程SAFE?-QEDA，實現(xiàn)對其14nm和8nm工藝制程的支持,。Empyrean ALPS是華大九天自主研發(fā)的高速高精度并行晶體管級電路仿真工具,，支持數(shù)千萬元器件的電路仿真和數(shù)模混合信號仿真,，通過創(chuàng)新的智能矩陣求解算法和高效的并行技術,，突破了電路仿真的性能和容量瓶頸，仿真速度相比同類電路仿真工具顯著提升,。

　　據(jù)芯和官網(wǎng)介紹,，2021年5月，芯和半導體片上無源電磁場（EM）仿真套件成功通過三星晶圓廠的8納米低功耗（8LPP）工藝技術認證,。該套件包含了快速三維電磁場仿真器IRIS和快速自動PDK建模工具iModeler,。

　　據(jù)行芯官網(wǎng)介紹，行芯完全自主研發(fā)的全芯片高精度參數(shù)提取解決方案GloryEX獲得三星先進工藝認證,，是國內首個通過認證的簽核級精度EDA工具,，其他簽核工具的認證工作正在同步順利推進。支持先進工藝節(jié)點的物理效應建模,，面向先進工藝的超高精度3D求解器,，支持16/14/12/10/7nm節(jié)點以及更先進節(jié)點FinFET及其他復雜特殊結構。

　　據(jù)概倫官網(wǎng)介紹,，2021年3月概倫電子的高性能并行SPICE仿真器NanoSpice通過三星代工廠14納米LPP工藝技術認證,。NanoSpice幫助三星代工廠的客戶驗證其模擬電路和數(shù)?；旌闲盘栯娐吩O計的準確性并加快仿真速度。概倫電子先進建模平臺BSIMProPlus采用NanoSpice作為仿真引擎來確保14納米LPP工藝的SPICE模型的精度和性能,。12月宣布NanoSpice通過三星代工廠8nm工藝技術認證,。

　　據(jù)鴻芯微納官網(wǎng)介紹，Aguda是目前國內唯一能夠提供完備的數(shù)字集成電路物理設計解決方案的國產(chǎn)EDA工具,，從Netlist-In 到GDS-Out完整的電子設計自動化流程,，涵蓋從布局、預布線,、布局優(yōu)化,、時鐘樹綜合、時鐘樹優(yōu)化,、詳細布線,、頂層集成的全部技術?？芍С侄嗉野雽w廠商的主流及先進工藝制程,。

　　2、臺積電EDA聯(lián)盟

　　臺積電EDA聯(lián)盟合作伙伴名單中有華大九天和概倫電子,。

　　六,、國際競賽連續(xù)獲獎

　　CAD Contest@ICCAD 2021布局布線算法（Routing with Cell Movement Advanced）競賽，華中科技大學計算機學院呂志鵬教授團隊獲得第一名,，復旦大學微電子學院俞軍教授和陳建利教授團隊獲得第三名,。這也是中國大陸高校代表隊連續(xù)五年在CAD Contest@ICCAD獲獎。福州大學數(shù)學與計算機科學學院代表隊在2017的,、2018和2019獲得三連冠,；復旦大學代表隊和西安電子科技大學代表隊在2020年B題競賽中分獲二、三名,。

　　華中科技大學計算機學院呂志鵬教授團隊獲得Contest@ISPD 2021第三,。這也是中國大陸高校代表隊連續(xù)三年在Contest@ISPD獲獎。2019年福州大學獲得第三名,；2020年西安電子科技大學代表隊獲得第二名,。

　　數(shù)字電路時序分析競賽“TAU Contest 2021”，東南大學ASIC中心團隊繼2020年后再次進入前三,。

　　七,、集成電路EDA設計精英挑戰(zhàn)賽成果顯著

　　從2019年開始，集成電路EDA設計精英挑戰(zhàn)賽舉辦三年來,，一直鼓勵參賽學生在EDA領域開展學術研究及探索,，在大賽賽題的基礎上持續(xù)深入鉆研。

　　2021年有5篇賽題成果衍生的論文被?SCI/EI/中文核心學術期刊或者國際學術會議錄用,。

　　中國計算機學會（CCF）認定的A類期刊TCAD（IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems）上有兩篇發(fā)表,。

　　一篇是清華大學計算機系學生李凌劼發(fā)表的論文《Efficient and accuracy-ensured waveform compression for transient circuit simulation》,，指導老師是喻文健,。李凌劼,、謝雨洋、劉志強組成的“NumCo”隊獲得了2019年大賽最高獎“EDA菁英杯獎（特等獎）”,，團隊求解的賽題是華大九天公司給出的電路仿真波形壓縮問題,，該隊提出并開發(fā)出滿足準確度要求，且在壓縮比,、壓縮/解壓縮時間,、運行內存等技術指標上性能優(yōu)異的算法程序。

　　一篇是西南交通大學信息科學與技術學院學生陳錦煒發(fā)表的論文《NBLG: A Robust Legalizer for Mixed-Cell-Height Modern Design》,，指導老師是邸志雄,。陳錦煒、劉佳欣,、張鳳嬌組成的團隊在2020年大賽中榮獲“安路FPGA EDA工具算法”賽道第1名,，團隊提出了一種新的FPGA布局合法化算法，在10個Benchmark中9個指標排名第一,，1個指標排名第二,。

　　西安電子科技大學微電子學院學生李本正在Integration-the VLSI Journal期刊發(fā)表了論文《High Quality Hypergraph Partitioning for Logic Emulation》，指導老師是游海龍,。李本正,、湯正光、何析逸組成的團隊獲得2020年思爾芯賽道一等獎,，并獲得大賽最高獎“麒麟杯”,。

　　南京郵電大學電子與光學工程學院、微電子學院學生楊涵在“ITC-Asia 2021”會議發(fā)表了論文《An optimized DFT technology based on machine learning》,，指導老師是蔡志匡,。楊涵所在團隊獲得2020年海思賽題“基于分布式計算框架的自動測試向量生成算法”二等獎。

　　中國石油大學信息科學與工程學院學生段懿洳發(fā)表在“Great Lakes Symposium on VLSI（GLSVLSI 21）”會議發(fā)表了論文《PALBBD：A Parallel ArcLength Method Using Bordered Block Diagonal Form for DC Analysis》,，指導老師是金洲,、劉偉峰。段懿洳,、伊恩鑫,、周浩楠組成的團隊獲得2020年概倫電子賽題“快速電路仿真器（FastSPICE）中的高性能矩陣向量運算實現(xiàn)”二等獎。

　　八,、集成電路成一級學科,，EDA教學受重視

　　國務院學位委員會、教育部通知文件指出,，根據(jù)黨和國家事業(yè)發(fā)展需要,，按照《學位授予和人才培養(yǎng)學科目錄設置與管理辦法》規(guī)定,，經(jīng)專家論證，國務院學位委員會批準,，決定設置“交叉學科”門類（門類代碼為“14”）,、“集成電路科學與工程”一級學科（學科代碼為“1401”）和“國家安全學”一級學科（學科代碼為“1402”）。文件落款時間為2020年12月30日,。

　　此前集成電路專業(yè)屬于電子科學與技術下屬二級學科,，改設為一級學科意味著將在學科建設、人才培養(yǎng)方案上具備更多自主性,。

　　而歸類于“交叉學科”之下,，足見集成電路專業(yè)是一門多項學科交叉的復合科目。未來集成電路專業(yè)有望引入更多技術方向,，有望包容更多化學,、物理、數(shù)學方面的理論研究,，拓寬集成電路專業(yè)的發(fā)展空間,。

　　據(jù)悉，一級學科“集成電路科學與工程”將下設三個二級學科,，分別是：集成納電子科學,、集成電路設計與設計自動化、集成電路制造工程,。此舉意味著,，EDA將成為二級學科。

　　有高校老師表示,，相比國外高校,，國內高校EDA課程體系很不完善。而課程體系完善不是一朝一夕的事,，也不是高校自身就能解決的,。

　　對于高校如何支持EDA產(chǎn)業(yè)的發(fā)展，有高校老師認為應該優(yōu)化學科建設,，從而培育優(yōu)秀的人才輸入產(chǎn)業(yè),。要在本科、研究生集成電路專業(yè)設置上進行升級,。同時把研究重點放在數(shù)字集成電路設計流程和先進制造工藝的EDA技術,、中國自主的EDA行業(yè)標準以及前沿方向的探索。高校應面向產(chǎn)業(yè)急需的人才進行分層次培養(yǎng),，例如把本科生培養(yǎng)成具有寬廣視野,、把握前沿技術實踐能力的交叉型復合型拔尖人才。與此同時高校要注重產(chǎn)教融合與學科交叉的人才培養(yǎng)。

　　對于高水平EDA培養(yǎng)體系,，有高校老師認為要分為三個階段,。第一個階段是理論與技能，通過學習EDA的理論基礎,，加上相關技能訓練課程與聯(lián)合學術研討會,，鞏固EDA相關理論基礎；第二個階段是綜合訓練,，校方與企業(yè)合作,，開發(fā)實用化的EDA軟件,，了解目前EDA領域內工業(yè)界的真實需求,，掌握工業(yè)界開發(fā)技能；第三個階段是工程實訓,，通過去企業(yè)實習實踐,，參與EDA項目研發(fā)，用多方共贏的模式來培養(yǎng)我們的人員,。

　　九,、換標識

　　2021年8月8日，北京華大九天科技股份有限公司及下轄成員企業(yè)啟用全新品牌標識,，新標識更為生動,、簡潔、大氣,，具有更強的顯著度和識別度,，這是華大九天自2009年成立以來的首次品牌換新，代表著華大九天人,，在一個共同的愿景,、信念和文化的指引下，勇于拼搏,，不斷創(chuàng)新,，持之以恒，以更加優(yōu)異的產(chǎn)品服務行業(yè),，成為與客戶并肩向前的堅實伙伴,。

　　十、并購

　　2021年6月,，概倫電子成功收購韓國EDA公司Entasys 100%股權,。相關收購的完成充分發(fā)揮了產(chǎn)業(yè)協(xié)同效應，進一步完善了概倫電子產(chǎn)品和服務范圍,，提高了公司的市場占有率,。

　　十一、多家EDA新品發(fā)布

　　2021年,，多家EDA公司發(fā)布新產(chǎn)品,。

　　芯華章（XEPIC）

　　芯華章發(fā)布四款擁有自主知識產(chǎn)權的數(shù)字驗證EDA產(chǎn)品,，以及統(tǒng)一底層框架的智V驗證平臺，在實現(xiàn)多工具協(xié)同,、降低EDA使用門檻的同時,，提高芯片整體驗證效率。

　　智V驗證平臺（FusionVerify Platform）,，由邏輯仿真,、形式驗證、智能驗證,、FPGA原型驗證系統(tǒng)和硬件仿真系統(tǒng)在內的五大產(chǎn)品系列,，和智能編譯、智能調試以及智能驗證座艙等三大基座組成,。具備統(tǒng)一的調試系統(tǒng),、編譯系統(tǒng)、智能分割技術,、豐富的場景激勵源,、統(tǒng)一的云原生軟件架構，能融合不同的工具技術,，對各類設計與不同的場景需求,，提供定制化的全面驗證解決方案，解決當前產(chǎn)業(yè)面臨的點工具各自為政的兼容性挑戰(zhàn),，以及數(shù)據(jù)碎片化導致的驗證效率挑戰(zhàn),。智V驗證平臺能有效提高驗證效率與方案的易用性，并帶來點工具無法提供的驗證效益,。

　　樺捷（HuaPro-P1） 高性能FPGA原型驗證系統(tǒng),，基于FPGA硬件和擁有自主知識產(chǎn)權的全流程軟件，可幫助SoC/ASIC芯片客戶實現(xiàn)設計原型的自動綜合,、分割,、優(yōu)化、布線和調試,，可自動化實現(xiàn)智能設計流程,，有效減少用戶人工投入、縮短芯片驗證周期,，為系統(tǒng)驗證和軟件開發(fā)提供大容量,、高性能、自動實現(xiàn),、可調試,、高可用的新一代智能硅前驗證系統(tǒng)。

　　穹鼎（GalaxSim-1.0）國內領先的數(shù)字仿真器，使用新的軟件構架提供多平臺支持,，支持不同的處理器計算平臺,，如X86、ARM等,，并且已在多個基于ARM平臺的國產(chǎn)構架上測試通過,。可結合芯華章的穹景GalaxPSS智能驗證系統(tǒng)的通用調試器和通用覆蓋率數(shù)據(jù)庫,，穹鼎仿真器能夠高效地配合其他驗證工具,，提供統(tǒng)一的數(shù)據(jù)接口。支持IEEE1800 SystemVerilog 語法,、IEEE1364 Verilog 語法,，以及 IEEE1800.2 UVM方法學，在語義解析,、仿真行為,、時序模型上，已達到主流商業(yè)仿真器水平,。

　　穹景（GalaxPSS）新一代智能驗證系統(tǒng)，基于Accellera PSS標準和高級驗證方法學的融合,，針對目前和將來復雜驗證場景,，自動生成場景，降低對工程師手工編寫場景的經(jīng)驗依賴,，為芯片產(chǎn)生更多高效的測試場景和測試激勵,，提高驗證的場景覆蓋率和完備性。PSS生成的代碼具備可移植性,，可以確保適用在軟件仿真,、硬件仿真、FPGA原型驗證,，甚至系統(tǒng)驗證上,，提供從單一平臺驗證到多平臺交互驗證。

　　穹瀚（GalaxFV）國內EDA領域率先基于字級建模的可擴展形式化驗證工具,，采用高性能字級建模（Word-Level Modeling）方法構建,，具備高性能表現(xiàn)、高度可擴展性,、友好的拓展接口,，在模型上已達到國際先進水平。搭載了高并發(fā)高性能求解器,、智能調度算法引擎以及專用斷言庫,，可在充分利用算力，提高并行效率的同時，有效提高易用性和使用效率,，為形式化驗證應用于產(chǎn)業(yè)降低了門檻,。

　　國微思爾芯（S2C）

　　發(fā)布架構設計解決方案“Genesis 芯神匠”，提供一站式軟硬件協(xié)同建模平臺,，幫助設計師徹底解決無法建模的難題,。快速設計出高效能,、低功耗的產(chǎn)品架構,，加快產(chǎn)品上市時間，提升產(chǎn)品競爭力,。

　　推出在原型驗證領域的前沿技術創(chuàng)新產(chǎn)品：芯神瞳邏輯矩陣LX2,。作為業(yè)內領先的企業(yè)級高密原型驗證解決方案，在“容量”和“性能”兩個維度表現(xiàn)卓越,，滿足最前沿的 5G,、AI、ML,、GPU 等應用的驗證需求,，加速系統(tǒng)驗證和軟件開發(fā)，縮短產(chǎn)品上市時間,。

　　廣立微（Semitronix）

　　廣立微發(fā)布DataExp-General,，支持多種文件類型的導入：.csv / .xls / .xlsx / .ad3 / .ad5 / .stdf / .std；可滿足工程師快速靈活分析的需求,，并根據(jù)半導體數(shù)據(jù)特性,，增加特有的分析模塊，對多維數(shù)據(jù)進行可視化呈現(xiàn),，從海量數(shù)據(jù)快速挖掘價值,。

　　合見工軟（UNIVISTA）

　　商用級仿真器產(chǎn)品UniVista Simulator：采用了先進的編譯和性能提升技術來優(yōu)化編譯時間和運行速度，為各種類型的客戶設計提供了高效可靠的數(shù)字驗證仿真,。

　　FPGA原型驗證系統(tǒng)（UniVista Advanced Prototyping System）：具備高性能,、大容量、多樣化IO支持,，內置8938K x 4邏輯資源,、6500+ IO資源，典型SoC設計運行性能可達20-50Mhz,，并且擁有144路高速GTY收發(fā)器,，最高可達25Gbps，可擴展多路DDR存儲器速度可達2133Mbps,、支持多套系統(tǒng)級聯(lián),，最多支持20套級聯(lián),、配套runtime實時控制。

　　一體化協(xié)同設計（UniVista Integrator）：采用了首創(chuàng)的系統(tǒng)級網(wǎng)絡連接檢查算法,，提供高效的圖形渲染顯示,，具備優(yōu)秀的開放性、易用性,、靈活性,、擴展性、集成性,。并支持設計數(shù)據(jù)輕松導入,，可生成高效、準確的檢查報告,。

　　一站式電子設計數(shù)據(jù)管理平臺（UniVistaEDMPro）：包含RMS（資源庫管理系統(tǒng)）,、EDMS（電子設計過程管理與質量評審系統(tǒng)）、ERC（電子設計檢查工具）和PDMCon（PDM/PLM系統(tǒng)集成方案）等應用,。

　　芯和半導體（XPEEDIC）

　　“3DIC先進封裝設計分析全流程”EDA平臺,，將芯和2.5D/3DIC先進封裝分析方案Metis與新思 3DIC Compiler現(xiàn)有的設計流程無縫結合，突破了傳統(tǒng)封裝技術的極限,，能同時支持芯片間幾十萬根數(shù)據(jù)通道的互聯(lián),。是業(yè)界首個用于3DIC多芯片系統(tǒng)設計分析的統(tǒng)一平臺，為客戶構建了一個完全集成,、性能卓著且易于使用的環(huán)境,，提供了從開發(fā)、設計,、驗證、信號完整性仿真,、電源完整性仿真到最終簽核的3DIC全流程解決方案,。

　　高精度任意三維結構電磁仿真引擎FEM3D：精確到太赫茲頻率，支持多種端口類型,。采用該仿真引擎的產(chǎn)品ViaExpert能夠實現(xiàn)快速精準的高速過孔建模與優(yōu)化,，CableExpert能夠實現(xiàn)快速精準的線纜建模與優(yōu)化，Hermes3D支持各種主流封裝類型,，支持封裝和PCB的協(xié)同仿真,，用于分析各種封裝和PCB之間的電磁耦合效應。

　　電源完整性產(chǎn)品Hermes PSI：采用最新的高精度DC仿真引擎,，具備完整的PI DC分析流程,。除此之外，芯和還發(fā)布了2021版本的高速通道仿真分析平臺ChannelExpert,、Analog/RF/MW系統(tǒng)設計平臺XDS等工具套件,，以及構建器件庫在線管理生態(tài)的LibManager,。

　　概倫電子（PRIMARIUS）

　　發(fā)布快速精準的標準單元庫特征化工具NanoCell，通過內置NanoSpice仿真器,，采用先進的分布式并行架構技術和單元電路分析提取算法,，精確且高效的對單元電路進行時序、功耗及噪聲等特征的仿真與提取,，提供友好易使用的接口,，幫助用戶縮短產(chǎn)品開發(fā)周期。

　　發(fā)布先進參數(shù)化單元庫開發(fā)平臺PCellLab,，內建了功能豐富全面的開發(fā)模板和友好的圖形化交互界面,，可根據(jù)用戶輸入的工藝和設計參數(shù)自動化生成PCell代碼，并支持用戶根據(jù)其自身工藝特點自定義開發(fā)模板,，幫助PDK開發(fā)者快速,、高效、高質量的完成開發(fā)工作,。

　　發(fā)布層次化SoC設計規(guī)劃方案NavisPro,，是一個SoC設計的早期針對功耗、時序優(yōu)化的RTL設計規(guī)劃解決方案,，可預測和預防設計中出現(xiàn)物理實現(xiàn)問題,，跨設計層級的接口網(wǎng)絡時序估計使設計者最大程度的減少設計迭代以縮短SoC設計的上市時間。

　　并對智能先進器件模型自動提取平臺SDEP,、雙引擎FastSPICE電路仿真器NanoSpice Pro,、半導體參數(shù)測試系統(tǒng)FS-Pro進行了升級。

　　比昂芯（BTD）

　　全功能射頻電路仿真器“BTDSim”,，產(chǎn)品具備完備的SPICE電路仿真功能,。BTDSim同時具備多種專門為RF仿真開發(fā)的算法和功能，適用于包括信號放大器,、混頻器,、增頻器、振蕩器,、VCO,、AGC、PLL,、Mux,、Demux、計時器,、CDR設計等核心通信/RF電路的仿真及設計,。支持主流主動（active）器件模型和S參數(shù)模型的全功能RF電路仿真器，同時支持多CPU和GPU加速,。滿足客戶在高端大規(guī)模射頻芯片/IP設計中,，對高精度電路仿真的高要求,。目前該產(chǎn)品已經(jīng)通過關鍵用戶測試。