技術(shù)改良一直走在行業(yè)進(jìn)步的前沿,，但世紀(jì)之交以來(lái),，隨著科技進(jìn)步明顯迅猛發(fā)展,，消費(fèi)者經(jīng)常會(huì)對(duì)工程師面臨的挑戰(zhàn)想當(dāng)然,，因?yàn)樗麄冇X得工程師本身就是推動(dòng)世界進(jìn)步的中堅(jiān)力量。

　　作為世界創(chuàng)新的幕后英雄,，特別是在電子器件和通信技術(shù)方面,，工程師們要開發(fā)測(cè)試設(shè)備，驗(yàn)證這些新技術(shù),，以把新技術(shù)推向市場(chǎng),。這些工程師必須運(yùn)行尖端技術(shù)，處理預(yù)測(cè)行業(yè)和創(chuàng)新未來(lái)的挑戰(zhàn),。在開創(chuàng)未來(lái)的過(guò)程中,，測(cè)試測(cè)量工程師面臨的基礎(chǔ)性創(chuàng)新挑戰(zhàn)之一，是確定設(shè)計(jì)中采用專用集成電路(ASIC)還是現(xiàn)場(chǎng)可編程門陣列(FPGA),。

　　突破創(chuàng)新中采用ASIC的優(yōu)勢(shì)和挑戰(zhàn)

　　在歷史上,，ASIC一直是測(cè)試測(cè)量創(chuàng)新的關(guān)鍵組件,。通過(guò)組建專家團(tuán)隊(duì)設(shè)計(jì)專用電路,，開發(fā)IP,，公司可以給自己的產(chǎn)品架起一條護(hù)城河，讓公司能夠保持自己的產(chǎn)品組合的差異化,。除了產(chǎn)品差異化優(yōu)勢(shì)外,，ASIC的開發(fā)成本和復(fù)雜度也使得大型公司能夠避免行業(yè)內(nèi)卷，因?yàn)樾⌒凸竞统鮿?chuàng)企業(yè)通常要被迫使用商用部件,，進(jìn)而更多地受限于特定應(yīng)用或小眾應(yīng)用,。

　　與使用商用部件相比，ASIC通常還會(huì)提供每個(gè)部件成本優(yōu)勢(shì),。由于設(shè)計(jì)和IP歸廠商所有,，所以部件生產(chǎn)成本要低于外購(gòu)的商用部件。由于這種成本優(yōu)勢(shì),，開發(fā)以ASIC為中心的產(chǎn)品的公司能夠獲取更多的產(chǎn)品毛利,，進(jìn)而可以獲得更多的凈利投資于未來(lái)創(chuàng)新。

　　嚴(yán)格的功率預(yù)算是新產(chǎn)品開發(fā)的另一個(gè)焦點(diǎn),，在這方面,，ASIC經(jīng)常要優(yōu)于FPGA。鑒于FPGA的通用性特點(diǎn),，它在同一應(yīng)用中要求的工作功率一般要高于ASIC,。這會(huì)占用表格中的功率預(yù)算，所以沒有什么優(yōu)勢(shì),，可能很難滿足工程團(tuán)隊(duì)的設(shè)計(jì)要求,。由于ASIC占用的板卡空間通常較小，因此除功率要求方面的優(yōu)勢(shì)外,，其在板卡空間利用上也是一個(gè)優(yōu)勢(shì),。

　　必需指出的是，盡管在突破創(chuàng)新中使用ASIC有許多優(yōu)勢(shì),，但它們也帶來(lái)了許多明顯挑戰(zhàn),。與競(jìng)爭(zhēng)對(duì)手差異化及避免低端內(nèi)卷的代價(jià)，是ASIC開發(fā)的成本和復(fù)雜度,，這本身就是一把雙刃劍,。ASIC的特點(diǎn)是，它要么是在產(chǎn)品開發(fā)前開發(fā)的,，要么是與產(chǎn)品開發(fā)同時(shí)開發(fā)的,，這會(huì)引入明顯的風(fēng)險(xiǎn)。在產(chǎn)品成本優(yōu)勢(shì)顯現(xiàn)前,，這會(huì)在前期增加項(xiàng)目時(shí)間和費(fèi)用,。成功開發(fā)ASIC前需要設(shè)計(jì),、定型、一輪又一輪,，可能意味著產(chǎn)品開發(fā)開始前,，就要用幾年的時(shí)間開發(fā)ASIC。如果約定的路線圖和資源規(guī)劃沒有在產(chǎn)品開發(fā)時(shí)間表很早之前就到位,，那么很多公司都會(huì)手忙腳亂,。

　　盡管延長(zhǎng)項(xiàng)目時(shí)間表不是理想的方案，但毫無(wú)疑問(wèn),，在創(chuàng)新中使用ASIC的最大挑戰(zhàn)最終落在開發(fā)費(fèi)用上,。根據(jù)產(chǎn)品類型和ASIC開發(fā)的復(fù)雜度，新的ASIC可能要花費(fèi)數(shù)十萬(wàn)美元到數(shù)千萬(wàn)美元,。對(duì)公司來(lái)說(shuō),，這么大的前期投入通常是一筆豪賭，公司在許多年內(nèi)都看不到投資回報(bào),，因?yàn)锳SIC和產(chǎn)品開發(fā)時(shí)間表真的很長(zhǎng),。僅前期投入和項(xiàng)目時(shí)間表，就足可以讓機(jī)構(gòu)不敢用ASIC,，特別是在FPGA也能實(shí)現(xiàn)相同效果的應(yīng)用中,，盡管FPGA在節(jié)省空間和功率方面較差。

　　ASIC相對(duì)于FPGA的靈活性,，也是一個(gè)關(guān)鍵考慮因素,。ASIC是為其最初預(yù)計(jì)應(yīng)用優(yōu)化的，如果需要改動(dòng)以適應(yīng)新功能,，或者開發(fā)后期發(fā)現(xiàn)漏洞,，那么ASIC通常不夠靈活以適應(yīng)這些“變動(dòng)設(shè)計(jì)”需求。整體上,，ASIC功能是固定的,，一般要求把產(chǎn)品退回制造商才能處理任何變動(dòng)。而FPGA則不同,，其可以通過(guò)固件升級(jí)遠(yuǎn)程實(shí)現(xiàn)變動(dòng),，靈活性強(qiáng)，對(duì)客戶工作流程的影響要小得多,。

　　ASIC缺乏靈活性還會(huì)影響功能定義階段,。工程師需要清楚的全面確定的要求才能開發(fā)ASIC。也就是說(shuō),，所有相關(guān)功能定義必須完全定型,，才能開始開發(fā)，考慮到仿真和布線,，這種限制可能會(huì)進(jìn)一步加長(zhǎng)計(jì)劃前端的時(shí)間表,。FPGA則可以接受松散得多的功能要求,，而且可以邊用邊調(diào)整。ASIC缺乏靈活性并不一直是明顯的負(fù)擔(dān),，特別是在設(shè)計(jì)中同時(shí)采用FPGA時(shí),，而這在商業(yè)和工程設(shè)計(jì)中通常是一個(gè)關(guān)鍵考慮因素。

　　盡管有這么多挑戰(zhàn),，但在創(chuàng)新中使用ASIC也有許多優(yōu)勢(shì),。除每個(gè)部件成本、功率,、尺寸和功能等比較細(xì)微的優(yōu)勢(shì)外，在產(chǎn)品創(chuàng)新中使用ASIC的真正優(yōu)勢(shì)是IP及其實(shí)現(xiàn)的差異化,。但ASIC是不是保持競(jìng)爭(zhēng)差異化的唯一途徑呢,？使用FPGA這樣的商用部件能否實(shí)現(xiàn)差異化呢？

　　突破創(chuàng)新中采用FPGA的優(yōu)勢(shì)和挑戰(zhàn)

　　FPGA已經(jīng)出現(xiàn)了很長(zhǎng)時(shí)間,，多年來(lái)其發(fā)展軌跡一直遵循摩爾定律,。十年前被視為FPGA的夢(mèng)幻功能，現(xiàn)在主流部件中都有了,，并已經(jīng)提供給所有項(xiàng)目類型的開發(fā)商,。隨著功率和空間要求的靈活性不斷提高，F(xiàn)PGA在許多應(yīng)用中正和ASIC爭(zhēng)奪賽道,。

　　在突破創(chuàng)新中使用FPGA的主要優(yōu)勢(shì),，確切地說(shuō)，就是使用ASIC的劣勢(shì)：產(chǎn)品開發(fā)周期,、項(xiàng)目成本,、“變動(dòng)設(shè)計(jì)”的靈活度。隨著FPGA的能力不斷提高,，以前鐵定使用ASIC的最簡(jiǎn)明的應(yīng)用現(xiàn)在也不見得再有優(yōu)勢(shì),。這種功能的提高通常可以幫助預(yù)算緊張的公司或項(xiàng)目及時(shí)開發(fā)產(chǎn)品,，同時(shí)使前端的開發(fā)時(shí)間達(dá)到最短，使開發(fā)過(guò)程及維持階段的產(chǎn)品靈活性達(dá)到最大,。

　　如果一個(gè)有吸引力的市場(chǎng)機(jī)會(huì)迅速出現(xiàn)，正如當(dāng)今日新月異的技術(shù)環(huán)境一樣,，那么使用ASIC是很難及時(shí)做出反應(yīng)的,。僅僅是ASIC的開發(fā)時(shí)間,，就可能令公司錯(cuò)過(guò)關(guān)鍵市場(chǎng)窗口，讓競(jìng)爭(zhēng)對(duì)手占領(lǐng)先機(jī),。

　　與使用基于ASIC的產(chǎn)品相比，使用基于FPGA的產(chǎn)品可以為公司提供所需的反應(yīng)時(shí)間,，在市場(chǎng)中獲得先發(fā)優(yōu)勢(shì)。此外,，它還可以提前讓客戶接觸產(chǎn)品概念或功能,，在產(chǎn)品推出前消除產(chǎn)品風(fēng)險(xiǎn),。在許多情況下,，這些優(yōu)勢(shì)是使用ASIC實(shí)現(xiàn)不了的，即使使用ASIC產(chǎn)品的公司有機(jī)會(huì)在市場(chǎng)窗口后期提供更多的差異化,。

　　隨著FPGA功能的增長(zhǎng),，從公司領(lǐng)導(dǎo)層角度很難看到負(fù)面效應(yīng),。項(xiàng)目時(shí)間表和預(yù)算是考量項(xiàng)目組的傳統(tǒng)主要業(yè)績(jī)指標(biāo),，優(yōu)化這些指標(biāo)通常被視為最好的決策,。實(shí)際上，盡管這些優(yōu)勢(shì)變得越來(lái)越誘人，但它可能會(huì)讓工程師限入艱難的境地,，特別是在開創(chuàng)新的創(chuàng)新技術(shù)時(shí)。FPGA是為支持一般用途設(shè)計(jì)的,。工程師在新應(yīng)用或小眾應(yīng)用中使用FPGA越多,，產(chǎn)品實(shí)現(xiàn)預(yù)計(jì)目標(biāo)的難度越大。對(duì)試圖進(jìn)入小眾市場(chǎng)或應(yīng)用的公司來(lái)說(shuō),，使用FPGA可能是一個(gè)難題,。嚴(yán)格的功率要求、空間限制,、產(chǎn)品功能,、使用基于FPGA的產(chǎn)品開發(fā)IP，都可能會(huì)給開發(fā)帶來(lái)風(fēng)險(xiǎn),，在某些情況下,，不承受ASIC開發(fā)的成本和時(shí)間負(fù)擔(dān)就實(shí)現(xiàn)不了上述目標(biāo)。

　　增加的每個(gè)部件成本也是一個(gè)考慮因素,。盡管有很多指標(biāo)是圍繞項(xiàng)目時(shí)間表和項(xiàng)目成本的，但圍繞毛利和經(jīng)營(yíng)利潤(rùn)通常也有嚴(yán)格的指標(biāo),。盡管FPGA可能能夠?qū)崿F(xiàn)與ASIC相同的工作,，但在使用FPGA時(shí)每個(gè)部件成本明顯要高。雖然FPGA能夠降低項(xiàng)目成本,，但其標(biāo)準(zhǔn)儀器成本一般要高于使用ASIC完成同一工作的儀器,。因此，最大的權(quán)衡因素之一落在項(xiàng)目成本還是產(chǎn)品成本上,。這種權(quán)衡通常位于創(chuàng)新內(nèi)部商業(yè)決策的核心,，特別是在考慮風(fēng)險(xiǎn)、產(chǎn)品開發(fā)周期,、設(shè)計(jì)靈活性及其他工程設(shè)計(jì)因素時(shí),。即使項(xiàng)目成本和產(chǎn)品成本不是明確的權(quán)衡因素，在產(chǎn)品開發(fā)和突破創(chuàng)新中到底使用FPGA還是ASIC的決策中,，它通常也是前幾個(gè)考慮因素之一,。

　　選擇FPGA還是ASIC的最后一個(gè)考慮因素是應(yīng)用本身。鑒于測(cè)試測(cè)量行業(yè)存在著大量的小眾應(yīng)用,，試圖使用通用FPGA可能會(huì)比預(yù)期帶來(lái)更多挑戰(zhàn),。如果工程師試圖把通用部件放到小眾應(yīng)用中，那么就無(wú)法保證這個(gè)部件支持預(yù)計(jì)的產(chǎn)品功能,。有時(shí)候通過(guò)創(chuàng)造性工程設(shè)計(jì)可能能克服這種挑戰(zhàn),，但這會(huì)提高項(xiàng)目取消的風(fēng)險(xiǎn)，產(chǎn)生支持關(guān)鍵功能的問(wèn)題，導(dǎo)致非預(yù)計(jì)的時(shí)間表延遲,。在FPGA可能提供時(shí)間表優(yōu)勢(shì)的同時(shí),，沒有預(yù)見到的設(shè)計(jì)挑戰(zhàn)可能會(huì)迅速抵消這些優(yōu)勢(shì)，進(jìn)而抹掉成本優(yōu)勢(shì),。如果能夠克服這個(gè)問(wèn)題,，那么公司就能找到一個(gè)仍能打造差異化產(chǎn)品的解決方案，即使沒有ASIC,，而是通過(guò)創(chuàng)造性的增值工程設(shè)計(jì),，當(dāng)然并不是所有公司都能實(shí)現(xiàn)這一點(diǎn)。

　　隨著行業(yè)演進(jìn),，業(yè)界轉(zhuǎn)向把ASIC集成到FPGA中并不奇怪,，這推動(dòng)了FPGA的進(jìn)一步采用。FPGA廠商已經(jīng)注意到上面所有這些利弊,，他們關(guān)注的是優(yōu)化優(yōu)勢(shì),，最大限度減少劣勢(shì)，通過(guò)在FPGA上包括IP,，來(lái)支持更多的小眾應(yīng)用,。隨著行業(yè)不斷演進(jìn)，預(yù)計(jì)這些FPGA + ASIC混合部件會(huì)繼續(xù)在各行各業(yè)中搶占更多的FPGA市場(chǎng),。

　　盡管FPGA取得了很大進(jìn)展,，但開發(fā)ASIC較使用FPGA仍有明顯的優(yōu)勢(shì)。那么,，將來(lái)FPGA會(huì)不會(huì)完全替代ASIC需求呢,？可能不會(huì)。但在項(xiàng)目成本審查越來(lái)越嚴(yán)的環(huán)境中,，F(xiàn)PGA會(huì)不會(huì)成為更快速開發(fā)中日益相關(guān)的一個(gè)選項(xiàng)呢,？絕對(duì)會(huì)。

　　泰克在突破創(chuàng)新中怎樣處理ASIC還是FPGA的問(wèn)題,？

　　泰克在每個(gè)新產(chǎn)品開發(fā)中都審慎地考慮是采用ASIC,、FPGA還是兩者混合。我們會(huì)考慮產(chǎn)品成本與項(xiàng)目成本的微妙平衡,，并考慮在首選使用ASIC的應(yīng)用中使用FPGA所要求的工程工作量,。盡管最佳方法沒有統(tǒng)一答案，但泰克一直受到FPGA增長(zhǎng)的鼓舞,，在可能的情況下一般會(huì)使用FPGA來(lái)改善新產(chǎn)品的開發(fā)周期,。使用FPGA不僅有利于我們的產(chǎn)品開發(fā)周期，還可以讓泰克工程師在整個(gè)產(chǎn)品開發(fā)周期中,，趕在客戶前面獲得初步產(chǎn)品功能,，盡快把握客戶對(duì)概念和功能的反饋,。

　　作為一家測(cè)試測(cè)量領(lǐng)域的創(chuàng)新機(jī)構(gòu)，泰克非常榮幸地?fù)碛行袠I(yè)領(lǐng)先的工程師隊(duì)伍,，能夠在不使用ASIC的情況下實(shí)現(xiàn)差異化,，通過(guò)當(dāng)今市場(chǎng)上沒有的獨(dú)特的解決方案對(duì)行業(yè)趨勢(shì)和客戶需求作出快速反應(yīng)。泰克最新推出的創(chuàng)新產(chǎn)品都有力地證明了這一點(diǎn),。我們的TMT4裕度測(cè)試儀基于Intel Stratix 10 FPGA,，提供了顛覆行業(yè)的功能，用以評(píng)估PCIe Gen 3和Gen 4器件的鏈路健康狀況,。泰克為擁有這樣的工程師團(tuán)隊(duì),，能夠在FPGA平臺(tái)上構(gòu)建這樣的差異化產(chǎn)品而深感驕傲，它展示了在創(chuàng)新技術(shù)核心使用FPGA可以怎樣創(chuàng)造及保持差異化,。

更多信息可以來(lái)這里獲取==>>電子技術(shù)應(yīng)用-AET<<