《電子技術應用》
您所在的位置:首頁 > 通信與網絡 > 設計應用 > 基于FPGA的ZUC-256算法實現(xiàn)架構分析
基于FPGA的ZUC-256算法實現(xiàn)架構分析
電子技術應用
賈旭光1,,徐頌2,,白海通3,,鄧超1
1.華北計算機系統(tǒng)工程研究所,北京 100083,;2.中電智能科技有限公司,,北京 102209,; 3.中國人民解放軍陸軍,北京 100044
摘要: 分析了ZUC-256算法架構,,針對算法中多輸入模231-1加法,,提出了多種適用于FPGA的實現(xiàn)架構。通過分析關鍵路徑,,提出全硬件和軟硬協(xié)同等多種優(yōu)化方案,,可適用于不同的應用場景。以Zynq-7000系列FPGA為例,,詳細對比了各個方案的性能差異,。經驗證,提出的方案可同時適用于ZUC-128和ZUC-256算法,,可以廣泛應用于4G LTE和5G-NR移動通信中,。
關鍵詞: ZUC-256 FPGA 5G CSA
中圖分類號:TN918.4 文獻標志碼:A DOI: 10.16157/j.issn.0258-7998.234186
中文引用格式: 賈旭光,徐頌,,白海通,,等. 基于FPGA的ZUC-256算法實現(xiàn)架構分析[J]. 電子技術應用,2023,,49(12):45-49.
英文引用格式: Jia Xuguang,,Xu Song,Bai Haitong,,et al. Implementation and architecture analysis of ZUC-256 algorithm based on FPGA[J]. Application of Electronic Technique,,2023,49(12):45-49.
Implementation and architecture analysis of ZUC-256 algorithm based on FPGA
Jia Xuguang1,,Xu Song2,,Bai Haitong3,Deng Chao1
1.National Computer System Engineering Research Institute of China,, Beijing 100083,, China; 2.Intelligence Technology of CEC Co.,,Ltd.,, Beijing 102209, China,;3.PLA Army,, Beijing 100044, China
Abstract: The ZUC-256 algorithm architecture is analyzed,,and a couple of implementation architectures suitable for FPGA are proposed for the multiple-input modulo 231-1 adder. By analyzing the critical path, various optimization schemes such as full hardware and hardware-software codesign are proposed, which can be applied to different application scenarios. Taking Zynq-7000 FPGA for example, the performance differences of each scheme are compared in detail. It has been verified that the proposed scheme can be applied to both ZUC-128 and ZUC-256 algorithms, and can be widely used in 4G LTE and 5G-NR mobile communication.
Key words : ZUC-256;FPGA,;5G,;CSA

0 引言

祖沖之密碼(ZUC)算法為我國自主設計的密碼算法,主要包含流加密算法和完整性算法。2011年,,ZUC算法被3GPP批準成為4G LTE國際密碼算法標準,。近年來,隨著新一代移動通信5G-NR標準的確定,,我國也在大力推廣5G通信相關的研發(fā)和產業(yè)化,。3GPP在會議中明確5G通信中使用128 bit和256 bit密鑰的對稱加密算法,并保持向4G兼容,。為此,,我國在ZUC-128的基礎上提出了ZUC-256算法。ZUC-256由128 bit密鑰升級為256 bit密鑰,,提供消息加密和認證功能,,可廣泛應用于5G移動通信的安全保護。目前針對ZUC算法的研究已經有多種快速軟件實現(xiàn)和硬件優(yōu)化實現(xiàn)方案[1-5],,本文通過分析ZUC算法架構和工作流程,,提出一種軟硬協(xié)同實現(xiàn)方案,經驗證,,相比單硬件實現(xiàn)有較大的性能提升,。

本文將內容分為3個部分,第一部分為背景技術介紹,,分析了ZUC-256算法結構,,并對比了ZUC-256和ZUC-128的差異;第二部分為FPGA實現(xiàn),,首先分析了ZUC算法涉及的運算單元,,重點介紹了模231-1加法器的實現(xiàn)方式,提出了4種6輸入模231-1加法器實現(xiàn)架構,,然后通過分析關鍵路徑以及引入流水線架構,,提出了全硬件和軟硬件協(xié)同架構實施方案,最后對不同實現(xiàn)架構進行了性能分析,;第三部分為總結與展望,。


本文詳細內容請下載:http://forexkbc.com/resource/share/2000005804


作者信息:

賈旭光1,徐頌2,,白海通3,,鄧超1

(1.華北計算機系統(tǒng)工程研究所,北京 100083,;2.中電智能科技有限公司,,北京 102209;
3.中國人民解放軍陸軍,,北京 100044)




weidian.jpg

此內容為AET網站原創(chuàng),,未經授權禁止轉載,。