《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > EDA與制造 > 業(yè)界動態(tài) > 傳臺積電正規(guī)劃建試驗線研發(fā)扇出型面板級封裝技術(shù)

傳臺積電正規(guī)劃建試驗線研發(fā)扇出型面板級封裝技術(shù)

2024-07-15
來源:芯智訊

7月15日消息,,繼此前日媒爆料稱臺積電發(fā)力扇出型面板級封裝FOPLP)技術(shù)之后,,近日臺媒進一步報道稱,臺積電已經(jīng)正式成立團隊,,在“Pathfinding”(探索)階段規(guī)劃建立“mini line”(試驗線)研發(fā)FOPLP技術(shù),。

資料顯示,,F(xiàn)OPLP是基于重新布線層(RDL)工藝,,將芯片重新分布在大面板上進行互連的先進封裝技術(shù),,能夠?qū)⒍鄠€芯片、無源元件和互連集成在一個封裝內(nèi),。FOPLP與傳統(tǒng)封裝方法相比,,提供了更大的靈活性、可擴展性和成本效益,。

臺積電在2016年就開發(fā)出了名為InFO(整合扇出型封裝)的FOWLP(扇出型面板級封裝)技術(shù),,用于蘋果iPhone 7的A10處理器,之后封測廠便積極力推FOPLP方案,,期望用更低生產(chǎn)成本吸引客戶,,但技術(shù)一直無法完全突破。目前終端應(yīng)用仍停在成熟制程,,如PMIC(電源管理IC)等產(chǎn)品,。

現(xiàn)在,臺積電想將先進封裝技術(shù)從wafer level(晶圓級)轉(zhuǎn)換到panel level(面板級),,目前的試驗是采用515mm×510mm的矩形基板,,可用面積將會是目前的12英寸晶圓的3.7多,矩形基板也將使得邊緣留下的未用面積減少,。目前臺積電已成立團隊,,計劃建設(shè)試驗線。

業(yè)內(nèi)人士分析稱,,臺積電FOPLP可想像成矩形InFO,,尺寸更大、成本更低,,如何整合臺積電3D fabric平臺技術(shù),,一樣可以發(fā)展出2.5D / 3D等先進封裝,以供高階產(chǎn)品應(yīng)用服務(wù),??上胂癯删匦蜟oWoS,產(chǎn)品鎖定AI GPU領(lǐng)域,,客戶則是英偉達等大廠,。如進展順利,2026~2027年或亮相,。

而在臺積電之前,,英特爾、三星,、AMD等都已經(jīng)在積極的布局面板級封裝技術(shù)以及玻璃基板技術(shù),。

據(jù)介紹,AMD的FOPLP技術(shù)的初期合作對象為日月光投控,、力成,,終端應(yīng)用或用在PC或游戲機芯片,。業(yè)界人士分析,過去PC,、游戲機封裝方式以FC-BGA為主,,新品有可能升級到CoWoS等級。由于這類消費性產(chǎn)品成本敏感度高,,芯片設(shè)計廠商積極尋求更具成本效益的先進封裝解決方案,,最快2027年可看到產(chǎn)品上市。


Magazine.Subscription.jpg

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章,、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容,、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118,;郵箱:[email protected],。