??? 面對掩膜" title="掩膜">掩膜制造成本呈倍數攀升，過去許多中,、小用量的芯片無法用先進的工藝來生產,，對此不是持續(xù)使用舊工藝來生產，就是必須改用FPGA芯片來生產……
就在半導體大廠持續(xù)高呼摩爾定律" title="摩爾定律">摩爾定律(Moore’s Law)依然有效,、適用時,，其實背后有著不為人知的事實！理論上每18至24個月能在相同的單位面積內多擠入一倍的晶體管數,，這意味著電路成本每18至 24個月就可以減半,，但這只是指裸晶(Die)的成本，并不表示整個芯片的成本都減半,，然而也要最終成品的良率必須維持才能算數,。
不能隨摩爾定律而縮減的成本，包括晶圓制造更前端的掩膜(Mask)成本,，以及晶圓制造更后端的封裝(也稱為：構裝,、包裝)成本。
用低廉勞力來降低封裝成本
先說明封裝成本,，每生產一顆芯片都需要一個芯片封裝,，理論上摩爾定律讓芯片面積縮小，連帶的封裝上的面積用料也可以減少,，所以封裝成本也可以減少,，但實際上不然，事實是：芯片一方面縮小面積,，另一方面也讓電路更加復雜,，所需要的接腳數目增加，同時電路更縮密后其用電量相同,，發(fā)熱量也相同,，但卻只能用更小的面積來散熱。
因此,，封裝無法隨裸晶面積一同縮小,，反而裸晶縮小后產生更
多難題需面對,！包括置入更多數目的接腳、更佳的散熱性等,，所以封裝需要投入更多研發(fā)資源,，另外封裝用料成本也必然因此增加，從過去簡單的樹脂材質,，到之后的陶瓷材質,，以及更之后的BGA封裝、覆晶封裝,、IC載板等,，封裝的技術與成本都在逐步提高。
不過,，歐美半導體大廠既然在晶圓制造上因摩爾定律而獲得了成本精省,，也必須正視封裝成本居高不下的新問題，為了保有產品價格優(yōu)勢,，歐美業(yè)者" title="業(yè)者">業(yè)者積極將封測廠移至海外,，特別是移至勞力成本低廉的地方，過去是移至南韓,、臺灣,、泰國、馬來西亞,，但近年來則再度遷移,，遷至中國內地、越南,、東歐,，透過低廉勞力讓芯片封裝成本降低。
掩膜成本成指數性上升
封裝成本可以倚賴低價勞動力來降低,，那么更前端的掩膜方面呢,？很不幸的，掩膜無法如封裝一樣用低價勞力來壓低成本,，相反的，隨著晶體管的更縮密化,，工藝的更先進化,，掩膜的開設成本卻只會呈現指數性攀升，130nm(納米,，中國內地方面稱為：納米)工藝縮密成90nm后,，晶圓上的電路成本可以縮減一半，但掩膜成本卻是要增加數倍,。
所幸掩膜的開設次數并不多,，掩膜建立一次后,，可隨著日后芯片的大量量產" title="量產">量產而分攤最初建置掩膜的成本，當產量高到一定的規(guī)模數量后,，掩膜成本就能均攤到機近于零,，所以即便掩膜因工藝提升而增加成本，也不用過于在意,。
但是,，運用量產來均攤掩膜成本的作法已經愈來愈不可行，掩膜成本一次又一次地倍增,，光是一組130nm的掩膜就已經破百萬美元,，但芯片的需求量、產量卻無法呈現倍增需求,，以致近年來開設新掩膜的件數愈來愈少,，從上萬件退到數千件。
或許如上的描述尚不足以讓人感受到嚴酷性,，但從臺灣集成電路制造公司(TSMC)蔡力行在公眾場合曾說過的一段話就更能深刻體會：一家無晶圓廠業(yè)者 (Fabless)新設計的芯片,，在第一次試制品(Prototype)完成后，若其特性表現不佳后將必須修改設計,，修改后進行第二次的試制,，如果第二次試制的表現結果依然不理想，其實就不用進行第三次試制了,，因為該業(yè)者的競爭對手已經避開其失敗經驗,，一次就推出成功的芯片，即便業(yè)者愿意進行第三次嘗試,，前兩次的試制成本已經過高,，這些成本都必須轉嫁到第三次的芯片上，未來就算能量產,，其芯片價格也難與其它業(yè)者競爭,，與其如此不如不做。?
很明顯的,，前兩次試制都失敗的話,，掩膜成本就足以讓無晶圓廠芯片業(yè)者吃不消，最后必然要退出該芯片產品市場,，此后除了加碼原有的其它產品芯片外,，就只能重新嘗試、摸索其它類型的芯片市場,。由此可見,，掩膜成本已成為極可怕的壓力，完全無法用封測廠外移的低價勞力方式抒解,。
掩膜難以因應Time-To-Market
掩膜不僅成本節(jié)節(jié)攀升,，更麻煩的是掩膜的開設時間無法縮短,，每次都需要數十天的時間，然而芯片市場已從過去的信息,、通訊市場轉移至消費性電子市場,，過去資通訊芯片的特點是少樣多量，相同一致的芯片需求量極高,，開設一次掩膜后可使用很久,，并量產出極多芯片，相對的消費性電子的特性是少量多樣(變化多),、變化快速,，掩膜使用一段時間后就必須因應市場的改變而修改電路，使整組掩膜中有數張掩膜無法適用,，必須重新開設,。
所以，即便掩膜成本沒有節(jié)節(jié)攀升,，其變更速度也一樣不適合今日的芯片市場,，因此許多無晶圓廠業(yè)者已逐漸舍棄使用ASIC(用掩膜方式投產的芯片)，而用FPGA來推出其設計的芯片,。
FPGA從麻雀到鳳凰
FPGA并非是近年來才有的,，FPGA一詞于1984年就已經出現，至今已經超過20年以上的時間,，不過過去十多年時間內FPGA都未受到太多的重視,，原因是FPGA的功耗用電、電路密度,、頻率效能,、電路成本等都不如ASIC，在這十多年時間內,，FPGA多半只用在一些特殊領域,，例如芯片業(yè)者針對新產品測試市場反應，即便初期產品未達量產規(guī)模,，也能先以FPGA制成產品測試,。?
????或者有些芯片設計公司承接了小型的設計項目，在量產規(guī)模不足下也一樣使用FPGA,，或如政府,、軍方的特殊要求，不期望使用開放,、標準性的芯片與電路，也會傾向使用FPGA,。
不過如前所述的,，在愈來愈多芯片無法用開設掩膜模式投產后,，這些芯片一樣要上市，就只好以FPGA模式來生產,。所幸FPGA也受益于摩爾定律,，在工藝技術不斷提升下，晶體管愈來愈縮密化,，原本相較ASIC遜色的電路密度過低,、頻率效能過低、電路成本過高等問題,，在新一代FPGA上,，早已拉近與ASIC 間的表現差距。
?
△圖說：FPGA的功耗用電表現愈來愈受到關注,，因此美國國家半導體公司(National Semiconductor,；NS)針對Xilinx公司的FPGA及CPLD提出了電源設計工具：Power Expert，運用工作可加速FPGA應用電路的電源設計,。（www.National.com）
△圖說：AMI Semiconductor推行ASIC(Cell型)及Structured ASIC(結構化" title="結構化">結構化ASIC),，其中結構化ASIC以XpressArray-II(簡稱：XPA-II)之名推行，XPA-II以150nm工藝制造,，工作頻率最高至500MHz,，并整合390萬個ASIC邏輯閘及480萬位的內存。（www.AMIS.com）
?
?
△圖說：QuickLogic最新推出的ArcticLink系列芯片,。ArcticLink除了與FPGA一樣具有可程序化的電路外,，還內建了 USB 2.0 HS OTG、SD/SDIO,、MMC,、CE-ATA等接口，以及USB實體接口及處理器接口,。QuickLogic以CSSP(Customer Specific Standard Product)訴求來推行ArcticLink,。（www.QuickLogic.com）
正因如此，近年來FPGA不斷搶食ASIC市場,，迫使ASIC業(yè)者不得不推出策略因應,，最顯著的策略就是提出結構化ASIC(Structured ASIC)，或者也稱為平臺化ASIC(Platform ASIC),，結構化/平臺化ASIC,，期望通過減少重新開設的掩膜數、減少電路修改成本及時間,，使芯片可以更早上市,。
但結構化/平臺化ASIC只是減少重開掩膜的張數，并不能完全免除掩膜的使用,，加上配套的設計工具(EDA)與已有數十年運用的ASIC,、FPGA相比,，明顯不夠完備，后勢發(fā)展與市場接受度尚待時間考驗,。特別是LSI Logic(巨積科技),、NEC Electronics(恩益禧電子)等大廠紛紛退出后，結構化ASIC的推行氣勢就更為薄弱,。
當然,，FPGA因掩膜成本攀升以及摩爾定律而逐漸走俏，成本,、效能等特性表現也逐漸改善,，但依然有一點是FPGA持續(xù)低弱的，那就是功耗用電,。就一般而言,，要實現相同的功效電路，用FPGA手法實現的功耗用電是ASIC手法的15倍之高,。
功耗用電依然是FPGA的罩門
FPGA雖積極使用最先進的工藝技術提升效能,、降低成本，但工藝日益縮密的結果是：晶體管的漏電流(Leakage Current)愈來愈大,，包括從源極(Source)到汲極(Drain)之間的電流漏往基極(Body),，也包括閘極(Gate)直接漏至基極。
關于此目前半導體業(yè)界也提出各種漏電防制之道,，例如IBM提出硅絕緣(SOI)技術,，可減少源極通往汲極間的漏電，或如Intel于2007年11月發(fā)表的高介電質金屬閘極技術,，則可減少閘極的漏電,。
不過，FPGA本身因具備可程序化的天性,，其邏輯閘電路用量必然高于ASIC,，因此其功耗用電確實很難收斂，以致于到今天為止,，凡是以電池運作的手持式應用都無法使用FPGA,，至多是使用邏輯閘數目較少的CPLD。而根據研究調查機構iSuppli的推論：如果FPGA因功耗用電的改善而能用于手持式應用的話,，則FPGA的市場將可能再增加30億美元,。也因為如此，現在FPGA業(yè)者都以減少FPGA用電為研發(fā)目標,。
近年來的FPGA市場發(fā)展
了解FPGA的近年來發(fā)展后,，最后也必須了解一下FPGA業(yè)者的發(fā)展趨勢，事實上90年代后期FPGA市場就已經過一番激烈整合，許多業(yè)者不是退出PLD(可程序化邏輯裝置)市場,，就是出售其PLD業(yè)務部門,，或將PLD業(yè)務部門分立成獨立公司，或進行購并等,。
時至今日，FPGA市場的主要業(yè)者僅剩數家,，包括Altera,、Xilinx(賽靈思，過去稱為：智霖科技),、Actel,、Atmel、 Lattice,、QuickLogic等,，不過2007年11月QuickLogic也確定淡出FPGA市場，并轉進發(fā)展CSSP(Customer Specific Standard Product),，甚至QuickLogic公司的總裁,、主席、執(zhí)行長(中國內地方面稱為：首席執(zhí)行官,，或首席行政官)E. Thomas Hart就直言：Altera與Xilinx已經成為FPGA領域的「可口可樂」與「百事可樂」,。言下之意就是，除此之外第三家FPGA業(yè)者,，很難有竄頭的機會,。
話雖如此，但FPGA領域依然有新興業(yè)者出現,，例如Achronix Semiconductor,、MathStar等。且除了單純數字邏輯性質的可程序邏輯裝置外,，混訊,、模擬性質的可程序邏輯裝置也展露頭角，例如 Cypress Semiconductor的PSoC(Programmable System-on-Chip)即具有可組態(tài)性的混訊電路,，或如Actel公司也提出可程序化的混訊芯片：Fusion,，或者也有業(yè)者提出所謂的現場可程序化模擬數組(Field Programmable Analog Array；FPAA)等,，相信這些都能為可程序化芯片帶來更多的發(fā)展動能,。
?
△圖說：雖然今日的半導體工藝工藝仍然持續(xù)合乎摩爾定律(Moore’s Law)，但真正能以最新工藝量產的芯片已愈來愈少,。圖中為摩爾定律中「每18個月」與「每24個月」的趨勢發(fā)展曲線比較,。
?