１?。模粒茫福矗玻暗闹饕攸c(diǎn)

　?。模粒茫福矗玻笆牵粒墓旧a(chǎn)的四路輸出１２位ＤＡＣ,。該ＤＡＣ具有高速串行接口，而且功耗很低,，能廣泛應(yīng)用于伺服系統(tǒng)控制,、過(guò)程自動(dòng)化控制及ＡＴＥ中。其主要特點(diǎn)如下：

　　●可選擇單極或雙極模式,；

　　●復(fù)位后,，輸出置０或置中間值；

　　●電源選擇廣泛,，單＋５Ｖ～±１５Ｖ均可,；

　　●采用１６腳ＰＤＩＰ、ＣＥＲＤＩＰ或ＳＯＩＣ封裝,。

　　２?。模粒茫福矗玻暗囊_功能

　　ＤＡＣ８４２０的引腳排列如圖１所示,，各引腳功能及使用說(shuō)明如下：

　?。郑模模赫娫矗秶鸀椋担帧保担?；

　?。郑樱樱贺?fù)電源，范圍為０～１５Ｖ,；

　?。牵危模簲?shù)字地。

　?。茫蹋耍合到y(tǒng)串行時(shí)鐘輸入,，邏輯上與ＣＳ信號(hào)相或。在時(shí)鐘上升沿,，由ＳＤＩ輸入的串行數(shù)據(jù)將進(jìn)入ＤＡＣ內(nèi)部的串／并轉(zhuǎn)換寄存器,。

　　ＣＬＲ：異步清除,，低有效,。可用于將內(nèi)部寄存器Ａ到Ｄ置０或者置為中間值（具體由ＣＬＳＥＬ決定）,。但數(shù)據(jù)在轉(zhuǎn)換寄存器時(shí)不受該控制信號(hào)的影響,。

　　ＣＬＳＥＬ：該端為低時(shí),，ＣＬＲ將寄存器Ａ到Ｄ置０,；為高時(shí)，ＣＬＲ將其置為中間值,；

　?。茫樱浩x信號(hào),，低有效。與ＣＬＫ信號(hào)相或,。

　?。蹋模寒惒剑模粒眉拇嫫鬏d入控制，低有效,。在ＬＤ的下降沿,，串行輸入寄存器里面的數(shù)據(jù)將移到寄存器Ａ～Ｄ。當(dāng)ＬＤ為低時(shí),，輸入數(shù)據(jù)必須保持穩(wěn)定,。

　　ＳＤＩ：串行數(shù)據(jù)輸入,。在輸入的１６位數(shù)據(jù)中,，頭兩位Ａ１、Ａ２用于選擇寄存器Ａ～Ｄ,，后１２位Ｄ１１～Ｄ０是具體數(shù)值,，輸入的數(shù)據(jù)先進(jìn)入ＤＡＣ內(nèi)部的串／并轉(zhuǎn)換寄存器。注意,，當(dāng)ＣＳ為高時(shí),，該數(shù)據(jù)無(wú)效。具體的數(shù)據(jù)輸入格式如下：

　?。郑遥牛疲龋桑簠⒖茧妷焊咧刀?，取值范圍是ＶＤＤ－２．５Ｖ～ＶＲＥＦＬＯ＋２．５Ｖ；

　?。郑遥牛疲蹋希簠⒖茧妷旱椭刀?，當(dāng)輸入為０時(shí)，輸出為ＶＲＥＦＬＯ,，取值范圍為ＶＳＳ～ＶＲＥＦＨＩ－２．５Ｖ,。

　　ＶＯＵＴＡ～ＶＯＵＴＤ：電壓輸出端,。

　　３　多路輸出Ｄ／Ａ轉(zhuǎn)換電路

　?。模粒茫福矗玻澳軓V泛應(yīng)用于各種伺服控制和工業(yè)過(guò)程控制系統(tǒng)中，特別是在目前日益先進(jìn)的智能化儀表中（如總線儀表,、轉(zhuǎn)換器等）,，其應(yīng)用將更加廣泛。

　　圖２是采用Ｍｏｔｏｒｏｌａ公司的１６位微處理器ＭＣ６８ＨＣ９１２作為主控芯片,，通過(guò)ＤＡＣ８４２０對(duì)ＣＰＵ輸出的數(shù)字信號(hào)進(jìn)行模數(shù)和Ｖ／Ｉ轉(zhuǎn)換的接口電路,。

　　由于本設(shè)計(jì)要求輸出４～２０ｍＡ電流，而ＤＡＣ的電壓輸出范圍選在１～５Ｖ,，故參考電壓的選擇分別是：ＶＲＥＦＬＯ＝０ＶＲＥＦＨＩ＝＋５Ｖ,。ＲＥＦ０２用于提供＋５Ｖ基準(zhǔn)電壓,。由于ＤＡＣ的輸出范圍是ＶＲＥＦＨＩ～ＶＲＥＦＬＯ，因此,，ＤＡＣ輸出的最小值需利用軟件來(lái)進(jìn)行校正，以便充分發(fā)揮軟件優(yōu)勢(shì),，降低硬件成本,。

　　由于ＭＣ６８ＨＣ９１２的串行通信接口（ＳＣＩ）可以方便的與ＤＡＣ接口，因此,，ＤＡＣ和ＭＣ６８ＨＣ９１２之間采用光電隔離來(lái)實(shí)現(xiàn)數(shù)模隔離,。

　　ＭＣ６８ＨＣ９１２向ＤＡＣ寫(xiě)數(shù)據(jù)時(shí),，先將ＣＳ信號(hào)置０,，并將ＬＤ信號(hào)置１，然后由ＭＯＳＩ引腳將符合ＤＡＣ８４２０格式的數(shù)據(jù)分為兩個(gè)字節(jié)輸出,。當(dāng)數(shù)據(jù)輸出完畢以后,，再將ＬＤ置０，并在ＬＤ的下降沿將數(shù)據(jù)移入寄存器Ａ～Ｄ,，最后將ＬＤ置１,、ＣＳ置１，以完成一次轉(zhuǎn)換,。圖３是ＤＡＣ８４２０的數(shù)據(jù)載入時(shí)序,。