《電子技術應用》
您所在的位置:首頁 > 可編程邏輯 > 設計應用 > 基于FPGA技術的RFID標簽設計
基于FPGA技術的RFID標簽設計
摘要: 本文介紹了基于FPGA技術的RFID板級標簽設計與實現(xiàn),。
Abstract:
Key words :

         射頻識別(RadioFrequencyIdentification,RFID)技術是一種新興的非接觸式自動識別技術,,在工業(yè)自動化,、商業(yè)自動化,、交通運輸控制管理,、防偽及軍事等眾多領域都有廣泛的應用前景。它利用無線射頻方式進行非接觸雙向數(shù)據(jù)通信,,以達到目標識別并交換數(shù)據(jù)的目的,,可用來跟蹤并管理幾乎所有的物理對象。RFID電子標簽已經(jīng)成為21世紀全球自動識別技術發(fā)展的主要方向,。目前,,RFID已經(jīng)得到了廣泛應用,且有國際標準 ISO10536,,ISO14443,,ISO15693,ISO18000,,EPCGlobal等幾種,。其中,ISO18000-6C屬于超高頻射頻識別技術標準,,它融合了EPCC1G2標準,。該標準的特點是速度快,可以同時讀取的標簽數(shù)量多,,理論上能讀到1000多個標簽,;功能強,具有多種寫保護方式,;安全性強,。

  在我國,由于射頻識別技術起步較晚,,應用的領域不是很廣,,主要的應用是基于中低頻的應用,包括車輛管理,、門禁管理等,。目前,超高頻射頻識別技術及其應用在我國正處于初級發(fā)展階段,,國內目前還沒有成熟的超高頻電子標簽芯片設計技術,。

  在此,首先介紹電子標簽的工作原理及ISO18000-6C標準,,并根據(jù)ISO18000-6C標準,,設計了實現(xiàn)超高頻電子標簽驗證平臺的整體電路。重點討論基于EP1C6Q240FPGA的數(shù)字基帶部分設計與實現(xiàn),。最后給出了該平臺的測試結果,,驗證了平臺設計的正確性和可靠性。

  1 電子標簽的工作原理射頻識別系統(tǒng)通常由讀寫器(Reader)和射頻標簽(RFIDTag)構成。附著在待識別物體上的射頻標簽內存有約定格式的電子數(shù)據(jù),,作為待識別物品的標識性信息,。讀寫器可無接觸地讀出標簽中所存的電子數(shù)據(jù)或者將信息寫入標簽,從而實現(xiàn)對各類物體的自動識別和管理,。讀寫器與射頻標簽按照約定的通信協(xié)議采用先進的射頻技術互相通信,,其基本通信過程如下,。

 ?。?)讀寫器作用范圍內的標簽接收讀寫器發(fā)送的載波能量,上電復位,;(2)標簽接收讀寫器發(fā)送的命令并進行操作,;(3)讀寫器發(fā)出選擇和盤存命令對標簽進行識別,選定單個標簽進行通信,,其余標簽暫時處于休眠狀態(tài),;(4)被識別的標簽執(zhí)行讀寫器發(fā)送的訪問命令,并通過反向散射調制方式向讀寫器發(fā)送數(shù)據(jù)信息,,進入睡眠狀態(tài),,此后不再對讀寫器應答;(5)讀寫器對余下標簽繼續(xù)搜索,,重復(3),,(4)分別喚醒單個標簽進行讀取。直至識別出所有標簽,。

  標簽向讀寫器傳送數(shù)據(jù)是通過反向散射調制技術,,對于無源電子標簽,其本身沒有足夠的發(fā)射能量,,所以通過改變天線的匹配阻抗控制天線的反射強弱,,阻抗不匹配時天線反射率很大,阻抗匹配時天線反射率很小,,以此來表示輸出信號的有無,。

  2 ISO18000-6C標準ISO18000-6c標準為:

  工作頻率標簽應能夠在 860~960MHz的頻率范圍內接收從讀寫器發(fā)出的功率并能夠與讀寫器通信。

  調制讀寫器應采用DSB- ASK,,SSB-ASK或PR-ASK調制方式進行通信,。標簽應該能夠解調上述3種類型的調制。標簽反向散射應采用ASK或PSK調制,。標簽商選擇調制形式,。讀寫器能夠解調上述2種調制。

  數(shù)據(jù)編碼讀寫器到標簽的鏈路應采用 PIE編碼,,標簽將反射散射的數(shù)據(jù)編為該數(shù)據(jù)速率的副載波FMO基帶或Miller調制,。讀寫器發(fā)出編碼選擇的命令。

 數(shù)據(jù)速率讀寫器到標簽的數(shù)據(jù)速率根據(jù)Tari值進行選擇,數(shù)據(jù)速率可以從40~640Kb/s,。標簽的反射速率由下面兩個公式共同決定:

  3 RFID板級標簽驗證平臺的總體設計與實現(xiàn)板級標簽主要由模擬射頻和數(shù)字處理2部分組成,。圖1為板級電子標簽驗證平臺的結構框圖。

  模擬射頻部分采用分立元件實現(xiàn),,完成射頻信號的接收,,來自RFID讀寫器的信號通過天線和阻抗匹配網(wǎng)絡,經(jīng)過915MHz的聲表面濾波器濾波,,進行包絡檢波后,,通過一個運放構成的一階有源低通濾波器,再由電壓比較器完成高低電平的判決,。數(shù)字部分由EP1C6Q240FPGA實現(xiàn),,完成ISO18000-6C協(xié)議處理,EP1C6Q240FPGA接收來自前端的TTL電平,,完成PIE解碼,、CRC校驗、命令解析,、狀態(tài)轉移,、數(shù)據(jù)存儲、FMO編碼等功能,。FMO編碼通過反相散射調制輸出,,改變天線的反射阻抗實現(xiàn)。

  數(shù)字基帶部分的設計在Altera 公司的EP1C6Q240FPGA上實現(xiàn),。經(jīng)過對協(xié)議內容的深入研究,,實現(xiàn)標簽數(shù)字部分采用Top-down的設計方法,首先對電路功能進行詳細描述,,按照功能對整個系統(tǒng)進行模塊劃分,;再用Vexilog硬件描述語言進行RTL代碼設計。數(shù)字基帶結構框圖如圖2所示,,它包括譯碼模塊,、循環(huán)冗余校驗(CyclicRedundancyCheck,CRC)校驗模塊,、狀態(tài)機模塊,、CRC產生模塊、存儲器,、編碼模塊和時鐘分頻模塊,。譯碼模塊接收模擬部分解調出的命令信號,根據(jù)協(xié)議中規(guī)定的命令格式將信號譯碼成標簽數(shù)字部分可識別的二進制數(shù)據(jù),,并發(fā)送到CRC校驗模塊和狀態(tài)機模塊,。CRC校驗模塊對收到的命令進行完整性校驗,,若確認為有效命令,則觸發(fā)狀態(tài)機模塊,,控制標簽執(zhí)行相應操作,,如讀寫存儲器、防沖突控制等,。處理完成后,,則將要發(fā)送的數(shù)據(jù)送至 CRC:產生模塊產生相應的CRC校驗碼,然后將要發(fā)送的數(shù)據(jù)和校驗碼一起送至編碼模塊,,最后由編碼模塊以特定的脈沖形式發(fā)送給模擬部分進行處理后,,再采用射頻技術發(fā)送給讀寫器。

  4 測試結果QuartusⅡ6.0是AlteraFPGA/CPLD的綜合性集成設計平臺,。該平臺集成了設計輸入,、仿真,、邏輯綜合,、布局布線與實現(xiàn)、時序分析,、芯片下載與配置,、功率分析等幾乎所有設計流程所需的工具。VerilogHDL程序在QuartusⅡ6.O環(huán)境下編譯,、仿真和下載,,板級標簽經(jīng)過總體設計、PCB板設計與實現(xiàn),、代碼設計,、仿真與下載,以及系統(tǒng)調試后,,能夠與支持ISO18000-6C標準的讀寫器(Cetc7RlidReaderV1.O)進行通信,,快速準確地收發(fā)信息,并實現(xiàn)防沖突功能,。圖3顯示板級標簽能夠解碼來自閱讀器的命令信息,,在狀態(tài)機的控制下,正確地輸出FM0編碼信號,。圖4顯示板級標簽能夠支持ISO18000-6C標準的閱讀器正確讀?。ㄗx取到的EPC碼與標簽一致),讀取效果良好(73次/10s),,讀取性能穩(wěn)定,。測試表明,板級標簽能夠實現(xiàn)ISO18000-6C標準中的讀寫功能,,標簽工作性能穩(wěn)定,,可靠性都能達到預期的效果。

  5 結語

根據(jù)ISO18000-6C標準,采用EP1C6Q240FPGA以及模擬射頻分立元件,,經(jīng)過總體設計,、PCB板設計與實現(xiàn)、代碼設計,、仿真與下載,,以及系統(tǒng)調試后,完成了基于FPGA的板級標簽的軟,、硬件設計與實現(xiàn),。該系統(tǒng)通過測試,已能夠正常工作,,讀寫性能優(yōu)異,,并實現(xiàn)了防沖突功能。在此基礎上可以進一步提高其安全性和可靠性,,所設計的標簽數(shù)字電路RTL代碼能夠直接應用到標簽芯片開發(fā)中,,為下一步設計出符合該標準的電子標簽芯片提供了有力的保證。

此內容為AET網(wǎng)站原創(chuàng),,未經(jīng)授權禁止轉載,。