引言
縱觀電子行業(yè)的發(fā)展，1992年只有40％的電子系統(tǒng)工作在30 MHz以上,，而且器件多使用DIP,、PLCC等體積大、引腳少的封裝形式,；到1994年,，已有50％的設(shè)計(jì)達(dá)到了50 MHz的頻率，采用PGA,、QFP,、RGA等封裝的器件越來(lái)越多；1996年之后,，高速設(shè)計(jì)在整個(gè)電子設(shè)計(jì)領(lǐng)域所占的比例越來(lái)越大,，100 MHz以上的系統(tǒng)已隨處可見(jiàn)，采用CS(線焊芯片級(jí)BGA),、FG(線焊腳距密集化BGA),、FF(倒裝芯片小間距BGA)、BF(倒裝芯片BGA),、BG(標(biāo)準(zhǔn)BGA)等各種BGA封裝的器件大量涌現(xiàn),，這些體積小、引腳數(shù)已達(dá)數(shù)百甚至上千的封裝形式已越來(lái)越多地應(yīng)用到各類(lèi)高速,、超高速電子系統(tǒng)中,。
從IC芯片的發(fā)展及封裝形式來(lái)看，芯片體積越來(lái)越小,、引腳數(shù)越來(lái)越多,；同時(shí)，由于近年來(lái)IC工藝的發(fā)展,，使得其速度也越來(lái)越高,。這就帶來(lái)了一個(gè)問(wèn)題，即電子設(shè)計(jì)的體積減小導(dǎo)致電路的布局布線密度變大,，而同時(shí)信號(hào)的頻率還在提高,，從而使得如何處理高速信號(hào)問(wèn)題成為一個(gè)設(shè)計(jì)能否成功的關(guān)鍵因素。隨著電子系統(tǒng)中邏輯復(fù)雜度和時(shí)鐘頻率的迅速提高,，信號(hào)邊沿不斷變陡,，印刷電路板的線跡互連和板層特性對(duì)系統(tǒng)電氣性能的影響也越發(fā)重要。對(duì)于低頻設(shè)計(jì),，線跡互連和板層的影響可以不考慮,，但當(dāng)頻率超過(guò)50 MHz時(shí)，互連關(guān)系必須考慮,，而在評(píng)定系統(tǒng)性能時(shí)還必須考慮印刷電路板板材的電參數(shù),。因此，高速系統(tǒng)的設(shè)計(jì)必須面對(duì)互連延遲引起的時(shí)序問(wèn)題以及串?dāng)_,、傳輸線效應(yīng)等信號(hào)完整性" title="信號(hào)完整性">信號(hào)完整性(Signal Integrity,，SI)問(wèn)題。
當(dāng)硬件工作頻率增高后,，每一根布線網(wǎng)絡(luò)上的傳輸線都可能成為發(fā)射天線,，對(duì)其他電子設(shè)備產(chǎn)生電磁輻射或與其他設(shè)備相互干擾，從而使硬件時(shí)序邏輯產(chǎn)生混亂,。電磁兼容性(Electromagnetic Compatibility,，EMC)的標(biāo)準(zhǔn)提出了解決硬件實(shí)際布線網(wǎng)絡(luò)可能產(chǎn)生的電磁輻射干擾以及本身抵抗外部電磁干擾的基本要求。
1 高速數(shù)字電路設(shè)計(jì)的幾個(gè)基本概念
在高速數(shù)字電路中,，由于串?dāng)_,、反射、過(guò)沖,、振蕩,、地彈、偏移等信號(hào)完整性問(wèn)題,，本來(lái)在低速電路中無(wú)需考慮的因素在這里就顯得格外重要,；另外，隨著現(xiàn)有電氣系統(tǒng)耦合結(jié)構(gòu)越來(lái)越復(fù)雜,，電磁兼容性也變成了一個(gè)不能不考慮的問(wèn)題,。
要解決高速電路" title="高速電路">高速電路設(shè)計(jì)的問(wèn)題，首先需要真正明白高速信號(hào)的概念,。高速不是就頻率的高低來(lái)說(shuō)的,，而是由信號(hào)的邊沿速度決定的，一般認(rèn)為上升時(shí)間小于4倍信號(hào)傳輸延遲時(shí)可視為高速信號(hào),。即使在工作頻率不高的系統(tǒng)中,，也會(huì)出現(xiàn)信號(hào)完整性的問(wèn)題,。這是由于隨著集成電路工藝的提高，所用器件I／O端口的信號(hào)邊沿比以前更陡更快,，因此在工作時(shí)鐘不高的情況下也屬于高速器件,，隨之帶來(lái)了信號(hào)完整性的種種問(wèn)題。
2 高速數(shù)字電路設(shè)計(jì)的基本要求
在PCB設(shè)計(jì)中,，電磁兼容性的分析也離不開(kāi)布線網(wǎng)絡(luò)本身的信號(hào)完整性,，主要分析實(shí)際布線網(wǎng)絡(luò)可能產(chǎn)生的電磁輻射和電磁干擾，以及電路板本身抵抗外部電磁干擾的能力,，并且依據(jù)設(shè)計(jì)者的要求提出布局和布線時(shí)抑制電磁輻射和干擾的規(guī)則,，作為整個(gè)PCB設(shè)計(jì)過(guò)程的指導(dǎo)原則。電磁輻射分析主要考慮PCB板與外部接口處的電磁輻射,、PCB板中電源層的電磁輻射以及大功率布線網(wǎng)絡(luò)動(dòng)態(tài)工作時(shí)對(duì)外的輻射問(wèn)題,。對(duì)于高速數(shù)字電路設(shè)計(jì)，尤其是總線上數(shù)字信號(hào)速率高于50 MHz時(shí),，以往采用集總參數(shù)的數(shù)學(xué)模型來(lái)分析EMC／EMI特性顯得無(wú)能為力,，設(shè)計(jì)者們更趨向于采用分布離散參數(shù)的數(shù)學(xué)模型做布線網(wǎng)絡(luò)的傳輸線分析(TALC)。對(duì)于多塊PCB板通過(guò)總線連接而成的電子系統(tǒng),，還必須分析不同PCB板之間的電磁兼容性能,。
針對(duì)高速數(shù)字電路設(shè)計(jì)中的電磁兼容性和信號(hào)完整性問(wèn)題，在進(jìn)行高速PCB板設(shè)計(jì)時(shí)需要從以下一些方面進(jìn)行考慮,。
2．1 端接匹配
由源端與負(fù)載端阻抗不匹配導(dǎo)致的傳輸線上阻抗不連續(xù),，會(huì)引起信號(hào)線上的反射，負(fù)載將一部分電壓反射回源端,，造成電平的抬高,，對(duì)器件產(chǎn)生破壞性的影響。同時(shí),，由于任何傳輸線上都存在固有的電感和電容,，如果信號(hào)在傳輸線上來(lái)回反射，必然會(huì)產(chǎn)生振鈴和環(huán)繞振蕩現(xiàn)象,，引起電路時(shí)序的失調(diào),。采用源端或終端的端接匹配是一個(gè)比較好的解決方法。
用圖1所示的理想傳輸線模型來(lái)分析與信號(hào)反射有關(guān)的重要參數(shù),。圖中,，理想傳輸線L被內(nèi)阻為R0的數(shù)字信號(hào)驅(qū)動(dòng)源VS驅(qū)動(dòng)，傳輸線的特性阻抗為Z0,，負(fù)載阻抗為RL,。
負(fù)載端阻抗與傳輸線阻抗不匹配會(huì)在負(fù)載端(B點(diǎn))反射一部分信號(hào)回源端(A點(diǎn))，反射電壓信號(hào)的幅值由負(fù)載反射系數(shù)ρL決定：
式中ρL稱(chēng)為負(fù)載電壓反射系數(shù),，它實(shí)際上是反射電壓與入射電壓之比,。
由式(1)可見(jiàn),，-1≤ρL≤+l，且當(dāng)RL=Z0時(shí),，ρ1=O,，這時(shí)就不會(huì)發(fā)生反射,。即只要根據(jù)傳輸線的特性阻抗進(jìn)行終端匹配,，就能消除反射。從原理上說(shuō),，反射波的幅度可以大到入射電壓的幅度,，極性可正可負(fù)。當(dāng)RL
當(dāng)從負(fù)載端反射回的電壓到達(dá)源端時(shí)，又將再次反射回負(fù)載端,，形成二次反射波,，此時(shí)反射電壓的幅值由源反射系數(shù)ρS決定：
傳輸線的端接通常采用兩種策略：負(fù)載端并行端接匹配、源端串行端接匹配,。只要負(fù)載反射系數(shù)或源反射系數(shù)二者任一為零,，反射都將被消除。并行端接在信號(hào)能量反射回源端之前在負(fù)載端消除反射,，即使ρ1=O,，消除一次反射，這樣可以減小噪聲,、電磁干擾(EMI)及射頻干擾(RFI),；串行端接則是在源端消除由負(fù)載端反射回來(lái)的信號(hào)，即使ρS=O和ρL=1(負(fù)載端不加任何匹配),，只是消除二次反射,，在發(fā)生電平轉(zhuǎn)移時(shí)，源端信號(hào)會(huì)出現(xiàn)持續(xù)時(shí)間為2TD(TD為信號(hào)源端到終端的傳輸延遲)的半波波形,，這意味著沿傳輸線不能加入其他信號(hào)輸入端,，因?yàn)樵谏鲜?TD時(shí)間內(nèi)會(huì)出現(xiàn)不正確的邏輯態(tài)。兩種端接策略各有其優(yōu)缺點(diǎn),，不過(guò)由于并行端接的匹配網(wǎng)絡(luò)需要與電源連接,，使用較為復(fù)雜,；串行端接只需要在信號(hào)源端串入一個(gè)電阻，消耗功率小而且易于實(shí)現(xiàn),，有較大的實(shí)際工程應(yīng)用價(jià)值,，所以被廣泛采用。
2．2 防止地彈
當(dāng)PCB板上的眾多數(shù)字信號(hào)同步進(jìn)行切換時(shí)(如CPU的數(shù)據(jù)總線,、地址總線等),，由于電源線和地線上存在阻抗，會(huì)產(chǎn)生同步切換噪聲(Sim-tl ltaneous Switch Noise,，SSN),。與此同時(shí)，由于芯片封裝電感的存在,，在電路同步切換過(guò)程中形成的大電流涌動(dòng)會(huì)引起地平面的反彈噪聲(簡(jiǎn)稱(chēng)為地彈),，這樣在真正的地平面(0 V)上就要產(chǎn)生電壓的波動(dòng)和變化，這個(gè)噪聲會(huì)影響其他元器件的動(dòng)作,。
SSN和地彈的強(qiáng)度也取決于集成電路的I／O特性,、PCB板電源層和地平面層的阻抗以及高速器件在PCB板上的布局和布線方式，負(fù)載電容的增大,、負(fù)載電阻的減小,、地電感的增大、同時(shí)開(kāi)關(guān)器件數(shù)目的增加均會(huì)導(dǎo)致地彈的增大,。在高速PCB電路設(shè)計(jì)中可以采取以下一些基本措施來(lái)減小SSN和地彈的影響：
①降低輸出翻轉(zhuǎn)速度,。一些新的總線驅(qū)動(dòng)器件采用內(nèi)嵌的電路設(shè)計(jì)，在對(duì)傳輸延時(shí)影響最小的前提下,，降低翻轉(zhuǎn)速度,。
②采用分離的專(zhuān)門(mén)參考地。分離的參考地由于電流很小,，地反射現(xiàn)象會(huì)大大減小,。分離地的芯片要注意使每個(gè)地線能夠有直接到地平面的最短路徑。
③降低系統(tǒng)供給電源的電感,。高速電路設(shè)計(jì)中要求使用單獨(dú)的電源層,，并讓電源層和地平面盡量接近。
④降低芯片封裝中的電源和地引腳的電感,。比如增加電源／地的引腳數(shù)目,，減短引線長(zhǎng)度，盡可能采用大面積鋪銅,。
⑤增加電源和地的互感,。要讓電源和地的引腳成對(duì)分布，并盡量靠近。
⑥給系統(tǒng)電源增加旁路電容,，這些電容可以給高頻的瞬變交流信號(hào)提供低電感的旁路,，而變化較慢的信號(hào)仍然走系統(tǒng)電源回路。
2．3 減小串?dāng)_
PCB板層的參數(shù),、信號(hào)線間距,、驅(qū)動(dòng)端和接收端的電氣特性及線端接方式對(duì)串?dāng)_都有一定的影響。
串?dāng)_電壓的大小與兩線的間距成反比,，與兩線的平行長(zhǎng)度成正比,，但不存在倍數(shù)關(guān)系。在實(shí)際高速電路中進(jìn)行布線時(shí),，當(dāng)布線空間較小或布線密度較大時(shí),，應(yīng)慎重對(duì)待信號(hào)線之間的串?dāng)_問(wèn)題，高頻信號(hào)線對(duì)與其相鄰的信號(hào)線的串?dāng)_可能會(huì)導(dǎo)致門(mén)級(jí)的誤觸發(fā),，這樣的問(wèn)題在電路調(diào)試的過(guò)程中是很難被發(fā)現(xiàn)并妥善解決的。
隨著干擾源信號(hào)頻率的增加,，被干擾對(duì)象上的串?dāng)_幅值也隨之增加,；信號(hào)的上升／下降時(shí)間或邊沿變化(上升沿和下降沿)對(duì)串?dāng)_的影響更大，邊沿變化越快,，串?dāng)_越大,。
由于在現(xiàn)代高速數(shù)字電路的設(shè)計(jì)中，具有快速上升時(shí)間的器件的應(yīng)用越來(lái)越廣泛,，因此對(duì)于這類(lèi)器件,，即使其信號(hào)頻率不高，在布線時(shí)也應(yīng)認(rèn)真對(duì)待,，以防止產(chǎn)生過(guò)大的串?dāng)_,。
傳輸線與地平面的距離(即傳輸線與地平面之間的電介質(zhì)層的厚度)對(duì)串?dāng)_的影響很大。對(duì)于同一布線結(jié)構(gòu),，當(dāng)電介質(zhì)層的厚度增加一倍時(shí),，串?dāng)_明顯加大。對(duì)于同樣的電介質(zhì)層厚度,，帶狀傳輸線的串?dāng)_要小于微帶傳輸線的串?dāng)_,，由此可知，地平面對(duì)不同結(jié)構(gòu)的傳輸線的影響也是不同的,。因此在高速電路布線時(shí),，如帶狀傳輸線的阻抗控制能夠滿足要求，那么使用帶狀傳輸線可以比使用微帶傳輸線獲得更好的串?dāng)_抑制效果,。
因此,，在高速PCB板的布局布線中，可以注意以下方面，從而達(dá)到減小串?dāng)_的目的：
①加大線間距,，減小線平行長(zhǎng)度,，必要時(shí)可以以jog方式走線，即對(duì)于平行長(zhǎng)度很長(zhǎng)的兩根信號(hào)線,，在布線時(shí)可以間斷式地將間距拉開(kāi),，這樣既可以節(jié)省緊張的布線資源，又可以有效地抑制串?dāng)_,；
②高速信號(hào)線在滿足條件的情況下,，加入端接匹配可以減小或消除反射，從而減小串?dāng)_,；
③對(duì)于微帶傳輸線和帶狀傳輸線,，將走線高度限制在高于地線平面10 mil(1 000 mil=25．4 mm)以內(nèi)，可以顯著減小串?dāng)_,；
④在布線空間允許的條件下,，在串?dāng)_較嚴(yán)重的兩條線之間插入一條地線，可以起到隔離的作用,，從而減小串?dāng)_,。
⑤在同一傳輸線的布線過(guò)程中，盡量減少過(guò)孔的使用,，因?yàn)檫^(guò)孔的存在對(duì)傳輸線的特征阻抗會(huì)有較大的影響,。
⑥在PCB布局布線設(shè)計(jì)中，盡量將連線較緊密的器件相互靠近,，減小傳輸線的連線長(zhǎng)度,，同時(shí)還要利用時(shí)鐘線的隔離、差分線對(duì)的等長(zhǎng),、數(shù)據(jù)／地址總線的菊花連接方式等能帶來(lái)較好信號(hào)完整性結(jié)果的措施,。
2．4 降低電磁干擾
電磁干擾主要分為傳導(dǎo)干擾和輻射干擾兩大類(lèi)，只要切斷干擾源的產(chǎn)生源頭和傳播路徑就能使電子設(shè)備符合電磁兼容性的要求,。在PCB板的實(shí)際設(shè)計(jì)中,，要注意以下幾個(gè)方面的問(wèn)題：
①在實(shí)際設(shè)計(jì)中建議使用實(shí)體地和電源層，避免電源和地被分割,，這種分割可能導(dǎo)致復(fù)雜的電流環(huán)路,。電流環(huán)路越大輻射也越大，所以必須避免任何信號(hào),，尤其是時(shí)鐘信號(hào),，在分割地上布線。
②將時(shí)鐘驅(qū)動(dòng)器布局在電路板中心位置而不是外圍,。將時(shí)鐘驅(qū)動(dòng)器放置在電路板外圍會(huì)增加磁偶極矩(magnetic dipole moment),。
③為了進(jìn)一步降低頂層時(shí)鐘信號(hào)線的EMI，最好在時(shí)鐘線兩側(cè)并行布上地線。當(dāng)然,，最好將時(shí)鐘信號(hào)布在地層與電源層之間的內(nèi)部信號(hào)層上,。
④時(shí)鐘信號(hào)使用4～8 mil的布線寬度，由于窄的信號(hào)線更容易增加高頻信號(hào)衰減,，并降低信號(hào)線之間的電容性耦合,。
⑤由于直角布線會(huì)增加布線電容并增加阻抗的不連續(xù)性，從而導(dǎo)致信號(hào)劣化,，所以應(yīng)該盡量避免直角布線和T型布線,。
⑥盡量滿足阻抗匹配。絕大多數(shù)情況下,，阻抗不匹配會(huì)引起反射,，而且信號(hào)完整性也主要取決于阻抗匹配。
⑦時(shí)鐘信號(hào)布線不能與其他信號(hào)線并行走得太長(zhǎng),，否則會(huì)產(chǎn)生串?dāng)_從而導(dǎo)致EMI增大,。一個(gè)較好的辦法是確保這些線之間的間距不小于線寬。
3 高速數(shù)字電路設(shè)計(jì)仿真舉例
在一個(gè)已有的PCB板上分析和發(fā)現(xiàn)信號(hào)完整性問(wèn)題是一件非常困難的事情,，即使找到了問(wèn)題,，在一個(gè)已成形的板上實(shí)施有效的解決辦法也會(huì)花費(fèi)大量時(shí)間和費(fèi)用。所以我們期望能夠在物理設(shè)計(jì)完成之前查找,、發(fā)現(xiàn)，并在電路設(shè)計(jì)過(guò)程中消除或改善信號(hào)完整性問(wèn)題,，這就是EDA工具需要完成的任務(wù),。先進(jìn)的EDA信粵完整性工具可以仿真實(shí)際物理設(shè)計(jì)中的各種參數(shù)，對(duì)電路中的信號(hào)完整性問(wèn)題進(jìn)行深入細(xì)致的分析,。
新一代的EDA信號(hào)完整性工具主要包括布線前／后SI分析工具和系統(tǒng)級(jí)SI分析工具等,。使用布線前SI分析工具可以根據(jù)設(shè)計(jì)對(duì)信號(hào)完整性與時(shí)序的要求，在布線前幫助設(shè)計(jì)者選擇元器件,、調(diào)整元器件布局,、規(guī)劃系統(tǒng)時(shí)鐘網(wǎng)絡(luò)和確定關(guān)鍵線網(wǎng)的端接策略。SI分析與仿真工具不僅可以對(duì)一塊PCB板的信號(hào)流進(jìn)行分析,，而且可以對(duì)同一系統(tǒng)內(nèi)其他組成部分(如背板,、連接器、電纜及其接口)進(jìn)行分析,，這就是系統(tǒng)級(jí)的SI分析工具,。
針對(duì)系統(tǒng)級(jí)評(píng)價(jià)的SI分析工具可以對(duì)多板、連接器,、電纜等系統(tǒng)組成元件進(jìn)行分析,，并可通過(guò)設(shè)計(jì)建議來(lái)幫助設(shè)計(jì)者消除潛在的SI問(wèn)題，它們一般都包括IBIS模型接口、2維傳輸線與串?dāng)_仿真,、電路仿真,、SI分析結(jié)果的圖形顯示等功能。這類(lèi)工具可以在設(shè)計(jì)包含的多種領(lǐng)域,，如電氣,、EMC、熱性能及機(jī)械性能等方面,，綜合考慮這些因素對(duì)SI的影響及這些因素之間的相互影響,，從而進(jìn)行真正的系統(tǒng)級(jí)分析與驗(yàn)證。例如Mentor Graphics公司的HyperLynix,、ICX設(shè)計(jì)工具可以在時(shí)序與電氣規(guī)則的驅(qū)動(dòng)下進(jìn)行板級(jí)仿真和信號(hào)線的線級(jí)仿真,，并提供多板分析功能，是典型的系統(tǒng)級(jí)SI工具,。
圖2是使用HyperLynix進(jìn)行PCB信號(hào)完整性分析時(shí)設(shè)計(jì)修改前后的對(duì)比圖,，以及相應(yīng)EMC／EMI的改善情況,。
圖2(a)是沒(méi)有加入匹配電阻的情況，可以明顯看到輸出端A的波形有一個(gè)大的下沖(大約1 V左右),，而且波形最大幅度已經(jīng)達(dá)到4 V(I／O信號(hào)是3．3 V),，有很明顯的反射迭加現(xiàn)象。輸入端B的波形相當(dāng)不好,，由于反射造成的波形下沖和過(guò)沖點(diǎn)的信號(hào)幅值已經(jīng)接近門(mén)檻電平,，這樣的時(shí)鐘信號(hào)很容易造成觸發(fā)器的錯(cuò)誤操作。圖2(b)是在靠近源輸出端加入了一個(gè)47 Ω的匹配電阻后的波形,，可以看到A和B的波形都有了明顯的改善,。
結(jié)語(yǔ)
現(xiàn)在IC制造工藝在以摩爾速度飛速發(fā)展，對(duì)高速PCB設(shè)計(jì)提出了更高的要求,。先進(jìn)的EDA仿真工具提供的各種仿真結(jié)果都非常接近真實(shí)情況,，給高速數(shù)字電路設(shè)計(jì)起到了指導(dǎo)性的作用，使得設(shè)計(jì)的周期和反復(fù)性得到大大的減小,，同時(shí)也使得電路的具體調(diào)試得到了理論性的指導(dǎo),。