摘? 要: 描述了在實(shí)時(shí)嵌入式系統(tǒng)" title="嵌入式系統(tǒng)">嵌入式系統(tǒng)開(kāi)發(fā)中遇到的與CACHE有關(guān)的問(wèn)題。對(duì)引起這些問(wèn)題的原因——CACHE和RAM的不一致性進(jìn)行了討論。最后,提出了解決問(wèn)題的方法,。

　　關(guān)鍵詞: 嵌入式實(shí)時(shí)系統(tǒng)? CACHE? 不一致性

?

　　隨著社會(huì)的發(fā)展、人們生活水平的提高,人們對(duì)嵌入式計(jì)算機(jī)應(yīng)用的要求也越來(lái)越高,。因此,對(duì)嵌入式系統(tǒng)的性能要求也越來(lái)越高。明顯體現(xiàn)在嵌入式系統(tǒng)的CPU速度的不斷提高上,。但問(wèn)題也隨之而來(lái),嵌入式CPU的主頻不斷地提高,一方面加強(qiáng)了CPU的處理能力" title="處理能力">處理能力,另一方面,在速度上造成了與慢速的系統(tǒng)存儲(chǔ)器極不相配的情況,從而影響了整個(gè)系統(tǒng)的性能,。

為了解決這個(gè)問(wèn)題,引入了CACHE技術(shù)。CACHE是一種高速緩沖存儲(chǔ)器,是為了解決CPU和主存之間速度不匹配而采用的一項(xiàng)重要技術(shù),。通過(guò)在主存和高速CPU之間設(shè)置一個(gè)小容量的高速存儲(chǔ)器,在其中存放CPU常用的指令和數(shù)據(jù),CPU對(duì)存儲(chǔ)器的訪問(wèn)主要體現(xiàn)在對(duì)SRAM的存取,CPU可以不必加等待狀態(tài)而保持高速操作,。

　　采用CACHE技術(shù),解決了CPU與主存之間速度不匹配的問(wèn)題;但它又帶來(lái)了一些其它問(wèn)題,如本文將提到的一致性問(wèn)題。

1 問(wèn)題的發(fā)現(xiàn)與原因

　　在進(jìn)行某嵌入式系統(tǒng)項(xiàng)目的開(kāi)發(fā)過(guò)程中,有一個(gè)環(huán)節(jié)需要使用DMA方式進(jìn)行數(shù)據(jù)傳輸,。當(dāng)程序運(yùn)行后,發(fā)現(xiàn)傳到目的地的數(shù)據(jù)塊中經(jīng)常會(huì)有一些錯(cuò)誤的字節(jié),。如:數(shù)據(jù)本應(yīng)為00 01 02 03 04 05 06 07 08 09 0A 0B ...(16進(jìn)制),結(jié)果卻是00 01 02 03 00 00 00 00 08 09 0A 0B ...。在某些環(huán)節(jié)也出現(xiàn)了類似的問(wèn)題,。例如,通過(guò)HDLC通道向外發(fā)送數(shù)據(jù),發(fā)送的總是緩沖區(qū)初始化時(shí)的內(nèi)容,實(shí)際要發(fā)送的數(shù)據(jù)總是發(fā)不出去,但使用調(diào)試工具看內(nèi)存中的數(shù)據(jù),卻是正確的,。

　　經(jīng)過(guò)一段時(shí)間的調(diào)試,發(fā)現(xiàn)出現(xiàn)這種現(xiàn)象的環(huán)節(jié)都使用了DMA傳輸數(shù)據(jù)。在通過(guò)HDLC通道發(fā)送數(shù)據(jù)的例子中,HDLC通道內(nèi)部也是用DMA方式從內(nèi)存直接讀數(shù)據(jù)并向外發(fā)送,。經(jīng)過(guò)分析,認(rèn)為問(wèn)題的原因是出在CACHE上,是由于CACHE數(shù)據(jù)與內(nèi)存數(shù)據(jù)的不一致性造成的,。

　　所謂CACHE數(shù)據(jù)與內(nèi)存數(shù)據(jù)的不一致性,是指:在采用CACHE的系統(tǒng)中,同樣一個(gè)數(shù)據(jù)可能既存在于CACHE中,也存在于主存中,數(shù)據(jù)一樣則具有一致性,數(shù)據(jù)若不一樣就叫做不一致性。具體表現(xiàn)在兩個(gè)方面:

　　(1)更新時(shí)可能CACHE中的數(shù)據(jù)更新,而主存未更新,則造成數(shù)據(jù)丟失;

　　(2)在有DMA控制器的系統(tǒng)和多處理器系統(tǒng)中,有多個(gè)部件可以訪問(wèn)主存,。這時(shí),可能其中有些部件是直接訪問(wèn)主存,也可能每個(gè)DMA部件和處理器配置一個(gè)CACHE,。這樣,主存的一個(gè)區(qū)塊可能對(duì)應(yīng)于多個(gè)CACHE中的一個(gè)區(qū)塊。于是會(huì)產(chǎn)生主存中的數(shù)據(jù)被某個(gè)總線部件更新過(guò),而某個(gè)CACHE中的內(nèi)容未更新,造成數(shù)據(jù)過(guò)時(shí),。

2 問(wèn)題的分析

　　要解釋這個(gè)問(wèn)題,首先要了解CACHE的工作模式,。CACHE的基本工作模式有兩種:write-through模式和 copyback模式。在write-through模式下,所有的寫操作都寫入CACHE和RAM,保證了CACHE和RAM的一致,。然而,每次對(duì)RAM都有寫操作會(huì)使處理器的處理能力降低,并且占用總線帶寬,。在copyback模式下,寫操作只寫入CACHE,不寫入RAM,從而提高了處理器性能和總線帶寬。copyback模式下,CACHE中的內(nèi)容只有在需要的時(shí)候才寫到RAM中,。當(dāng)CACHE中無(wú)可用空間時(shí),一般使用最近最少使用算法(LRU)來(lái)決定哪一個(gè)CACHE項(xiàng)被替換,。copyback模式提供了很高的系統(tǒng)性能,但是需要更多的一致性作保證。為了便于理解,給出一個(gè)使用了CACHE的系統(tǒng)的邏輯框圖,如圖1所示,。

?

　　該系統(tǒng)中兩個(gè)地方會(huì)發(fā)生CACHE的不一致性:

　　(1)數(shù)據(jù)CACHE/RAM

　　數(shù)據(jù)CACHE與RAM之間的問(wèn)題源于處理器和其他總線控制器對(duì)RAM的異步讀寫訪問(wèn),。DMA設(shè)備和其他總線控制器對(duì)RAM的訪問(wèn)是引起CACHE一致性問(wèn)題的主要原因,這個(gè)問(wèn)題可以通過(guò)在程序中加入一些代碼來(lái)解決,。

　　(2)共享CACHE LINE

　　當(dāng)一個(gè)CACHE LINE被兩個(gè)以上的線程共享時(shí),也會(huì)產(chǎn)生一致性問(wèn)題,。當(dāng)某個(gè)線程使一個(gè)CACHE LINE無(wú)效時(shí),這個(gè)CACHE LINE中的一些項(xiàng)可能屬于另外一個(gè)線程,。這個(gè)問(wèn)題也可以通過(guò)一定的方法來(lái)避免,只要在分配內(nèi)存時(shí)大小是CACHE LINE大小的整數(shù)倍即可。

　　在哈佛體系結(jié)構(gòu),、copyback模式和無(wú)軟件干預(yù)的前提下,最佳的保持一致性的方法就是使用具有總線監(jiān)聽(tīng)能力的硬件,。將CACHE、RAM,、DMA設(shè)備和其它所有的總線主控設(shè)備都連到一個(gè)物理總線上,以使CACHE可以對(duì)該總線上的總線交互過(guò)程進(jìn)行監(jiān)聽(tīng),CACHE將對(duì)總線上的地址周期和控制(讀/寫)比特監(jiān)聽(tīng),數(shù)據(jù)周期則被延遲到需要時(shí)才進(jìn)行,。當(dāng)CACHE中的一項(xiàng)被一個(gè)異步操作修改時(shí),該CACHE項(xiàng)就會(huì)被標(biāo)為無(wú)效。如果處理器對(duì)一個(gè)已經(jīng)被標(biāo)為無(wú)效的CACHE項(xiàng)進(jìn)行訪問(wèn)時(shí),CACHE就會(huì)從RAM中重新載入有效數(shù)據(jù),。在copyback模式下,處理器對(duì)CACHE進(jìn)行寫操作時(shí),RAM相應(yīng)地址中的內(nèi)容就變成過(guò)時(shí),。如果另外一個(gè)設(shè)備想訪問(wèn)RAM中的這部分內(nèi)容,CACHE就會(huì)搶占該訪問(wèn)周期,將有效的數(shù)據(jù)寫入RAM。然后被搶占的訪問(wèn)周期重新開(kāi)始并將讀到RAM中的有效數(shù)據(jù),。但是,目前提供監(jiān)聽(tīng)能力的板子并不多,。

3 解決的方法

　　根據(jù)上面的" title="面的">面的分析和討論,可見(jiàn)問(wèn)題正是由數(shù)據(jù)CACHE / RAM的不一致性引起的。雖然關(guān)掉CACHE就可以解決一致性的問(wèn)題,并且能夠減小程序開(kāi)發(fā)的復(fù)雜度,。但是一個(gè)高性能的系統(tǒng)是需要CACHE的,關(guān)掉CACHE會(huì)大大降低系統(tǒng)的性能,。因此,本文僅討論在程序中加入代碼來(lái)克服一致性問(wèn)題的方法。

　　可以采用以下幾種加入代碼的方法來(lái)解決一致性的問(wèn)題(本文使用WIND RIVER公司的嵌入式" title="的嵌入式">的嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)VxWORKS,下面的函數(shù)都是VxWORKS提供的):

　　(1)對(duì)于時(shí)間上不是那么關(guān)鍵的程序段,可以先用下面的代碼維護(hù)數(shù)據(jù)CACHE的一致性,。

　　cacheInvalidate (DATA_CACHE, address, bytes);

??????????????????????????????????????????????????????? ?/* 輸入緩沖區(qū)*/

　　...

　　cacheFlush (DATA_CACHE, address, bytes);??????

??????????????????????????????????????????????????????? ? /*輸出緩沖區(qū)*/

　　(2)對(duì)于時(shí)間上比較關(guān)鍵的程序段,采用如下原則:在每次使用輸出緩沖區(qū)前將其更新;在每次使用輸入緩沖區(qū)前使其無(wú)效,。

　　將緩沖區(qū)標(biāo)示為“non-cacheable”可以防止一致性問(wèn)題,這需要MMU支持。在分配緩沖區(qū)時(shí),將其標(biāo)示為“non-cacheable”即可,。然而,動(dòng)態(tài)緩沖區(qū)在釋放時(shí)要標(biāo)為“cacheable”,否則內(nèi)存總會(huì)產(chǎn)生大量的緩沖區(qū)碎片,。

　　下面給出一個(gè)高性能的驅(qū)動(dòng)程序例子,它把更新/無(wú)效的概念進(jìn)行了擴(kuò)展。不是對(duì)整個(gè)CACHE系統(tǒng),而是對(duì)每一個(gè)緩沖區(qū)都這樣做,。即通過(guò)分配對(duì)CACHE安全的緩沖區(qū),在一個(gè)緩沖區(qū)的基礎(chǔ)上操作,從而防止了不需要的更新/無(wú)效操作,。在這個(gè)例子中使用了CACHE庫(kù)中的函數(shù)cacheDMAMalloc( ),宏CACHE_DMA_INVALIDATE和CACHE_DMA_FLUSH實(shí)現(xiàn)一致性。在第4行調(diào)用函數(shù)cacheDMAMalloc( )后,如果指針?lè)祷貫榉强?則說(shuō)明分配到了一塊對(duì)于一致性問(wèn)題來(lái)說(shuō)是安全的緩沖區(qū),。

　　第7行驅(qū)動(dòng)程序在緩沖區(qū)中寫入要傳給外部設(shè)備的數(shù)據(jù),在第9行準(zhǔn)備傳給外設(shè)" title="外設(shè)">外設(shè)之前,驅(qū)動(dòng)程序必須更新數(shù)據(jù)CACHE以保證要傳的數(shù)據(jù)是在內(nèi)存中,而不是在CACHE中,。

　　當(dāng)驅(qū)動(dòng)程序準(zhǔn)備讀外設(shè)傳給內(nèi)存的數(shù)據(jù),在第13行驅(qū)動(dòng)程序處理這些數(shù)據(jù)之前,必須使數(shù)據(jù)CACHE中對(duì)應(yīng)于輸入緩沖區(qū)的那部分無(wú)效以消除這些包含過(guò)時(shí)內(nèi)容的條目。之后,驅(qū)動(dòng)程序才能安全地處理從內(nèi)存中取來(lái)的輸入數(shù)據(jù),。

　　1:???? STATUS drvExample (pBuf)

　　2:???? void *pBuf;??????? ??????????????? /* 緩沖區(qū)指針 */

　　3:???? }

　　4:??????????? pBuf = cacheDMAMalloc (BUF_SIZE);

　　5:??????????? if (pBuf == NULL)

　　6:??????????? return (ERROR);?????????????/*內(nèi)存分配失敗*/

　　7:?????????????????????????????????????? ?/*其它初始化代碼和向發(fā)送緩沖區(qū)填數(shù)據(jù)*/

　　8:??????????? CACHE_DMA_FLUSH (pBuf, BUF_SIZE);

　　9:??????????? drvWrite (pBuf);??? ??????? /*向外設(shè)發(fā)送數(shù)據(jù)*/

　　10:?????????? ……????????????????????????/* 其它代碼 */

　　11:?????????? drvWait ();?????????????????/*等待外設(shè)來(lái)的數(shù)據(jù)*/

　　12:?????????? CACHE_DMA_INVALIDATE (pBuf, BUF_SIZE);

　　13:?????????????????????????????????????? /* 處理外設(shè)來(lái)的數(shù)據(jù) */

　　14:?????????? cacheDMAFree (pBuf);??????? /*釋放內(nèi)存 */

　　15:?????????? return (OK);

　　16:?? ?}

?

參考文獻(xiàn)

1 Motorola Inc. MPC860 PowerQUICC User＇s Manual, 1998

2 Wind River system Inc. VxWorks Programmer＇s Guide. 1999

3 Wind River system Inc. Tornado User＇s Guide 2.0, Edition 1. 1999

4 呂京建,肖海橋. 面向二十一世紀(jì)的嵌入式系統(tǒng)綜述.中國(guó)單片機(jī)公共實(shí)驗(yàn)室.