0 引言
脈沖壓縮技術(shù)因解決了雷達(dá)作用距離與分辨率之間的矛盾而成為現(xiàn)代雷達(dá)的一種重要體制,，數(shù)字LFM（線性調(diào)頻）信號脈沖壓縮就是利用數(shù)字信號處理的方法來實現(xiàn)雷達(dá)信號的脈沖壓縮，脈沖壓縮器的設(shè)計就是匹配濾波器的設(shè)計,，脈沖壓縮過程是接收信號與發(fā)射波形的復(fù)共扼之間的相關(guān)函數(shù),，在時域?qū)崿F(xiàn)時，等效于求接收信號與發(fā)射信號復(fù)共軛的卷積,。若考慮到抑制旁瓣加窗函數(shù)，不但要增加存儲器,，而且運(yùn)算量將增加1倍,，在頻域?qū)崿F(xiàn)時，是接收信號的FFT值與發(fā)射波形的FFT值的復(fù)共軛相乘,，然后再變換到時域而獲得的,。若求N點數(shù)字信號的脈沖壓縮，頻域算法運(yùn)算量大大減少,，而且抑制旁瓣加窗時不需增加存儲器及運(yùn)算量,，相比較而言，用頻域FFT實現(xiàn)脈沖壓縮的方法較優(yōu),，因此選用頻域方法來實現(xiàn)脈沖壓縮,，但是仍需要做大量的運(yùn)算。
1 脈沖壓縮系統(tǒng)工業(yè)原理
1.1 用FFT法實現(xiàn)LFM信號的數(shù)字脈沖壓縮
時域脈沖壓縮的過程是通過對接收信號s（t）與匹配濾波器脈沖響應(yīng)求卷積的方法實現(xiàn)的,，根據(jù)匹配濾波理論,，h（t）=s*（t0-t），即匹配濾波器是輸入信號的共軛鏡像,，并有相應(yīng)的時移t0,。則壓縮網(wǎng)絡(luò)的沖激響應(yīng)為：
h（n）=s*（N-n
） （1）
式中：n=0，1,，…,，N-1；N表明當(dāng)發(fā)射波形是有限寬度時,，沖激響應(yīng)也是一個有限序列,。 根據(jù)卷積定理，并采用N點DFT,，則可得壓縮網(wǎng)絡(luò)的輸出,；
y（n）=ID{D[s（n）D[s*（N-n）]} （2）
如采用FFT算法，則可得用FFT法實現(xiàn)數(shù)字式脈沖壓縮的數(shù)字模型為：
y（n）=IFFT{FFT[s（n）FFT[s*（N-n）]} （3）
當(dāng)N=0時,，y（n）=IFFT（|FFTs（n）|2）
LFM信號的突出優(yōu)點是匹配濾波器對回波信號的多普勒頻移不敏感,，即使回波信號有較大的多普勒頻移，原來的匹配濾波器仍能起到脈沖壓縮的使用,，這將大大簡化信號處理系統(tǒng),，LFM信號經(jīng)匹配濾波器后的輸出脈沖y（t）具有sinc（t）函數(shù)型包絡(luò),，其最大副瓣電平為主瓣電壓的13.2dB。
頻域快速卷積法數(shù)字脈壓壓縮原理如圖1所示,。
1.2 數(shù)字式LFM信號的形成
LFM信號是一種瞬時頻率隨時間呈線性變化的信號,，LFM矩形脈沖信號的復(fù)數(shù)表達(dá)式為：
I（n）、Q（n）分別看作是匹配濾波器系數(shù)的實部和虛部,，預(yù)先計算出來,，存儲在存儲器中，計算時方便調(diào)用,。
產(chǎn)生LFM信號的方法如圖2所示,。
2 LFM信號實時脈沖壓縮的實現(xiàn)
2.1 TMS320C64x處理器特點
TMS320C64x是TI公司最新推出的高性能DSP，其時鐘頻率可達(dá)600MHz,，最高處理能力為4800MIPS（百萬次指令每秒）,，軟件與C62X完全兼容，每個時鐘周期可以執(zhí)行8條指令,。TMS320C64x采用TI公司獨(dú)有的VelociTI結(jié)構(gòu),，這是一種改進(jìn)哈佛結(jié)構(gòu)、超長指令字的CPU,。這種結(jié)構(gòu)使得TMS320C64x超過了傳統(tǒng)超標(biāo)量設(shè)計CPU的性能,。
TMS320C64x處理器的特點：
a）具有8個功能單元的先進(jìn)的超常指令字，包括2個乘法器和6個算術(shù)單元,，在統(tǒng)一個指令周期內(nèi)可最高同時執(zhí)行8條指令,，是通常CPU的10倍。允許用戶開發(fā)出有效的類似于精簡指令集計算機(jī)（RISC）的代碼,，以得到更高的性能,。
b）指令打包，使得并行執(zhí)行的8條代碼長度保持一致性,，同時減小了代碼長度,、取指令時間和功率消耗。
c）所有的指令都具有條件可執(zhí)行的性能,，從而減少了分支開銷,，提高了并行運(yùn)算的性能，峰值1600MIPS的指令執(zhí)行速度,，峰值1 GFLOPS（10億次浮點運(yùn)算每秒）,。
d）業(yè)界最有效的C代碼編譯器、優(yōu)化器使得軟件開發(fā)有不可比擬的優(yōu)越性,。
e）片內(nèi)64KB數(shù)據(jù)存儲器,，64KB可配置為高速緩存模式的程序存儲器。統(tǒng)一編址的片外2GB地址空間提供對所有存 儲器類型,、數(shù)據(jù)寬度的有效支持,，具有無粘著的存儲器接口及各種DRAM刷新邏輯,。
2.2 程序流程
脈沖壓縮實現(xiàn)的流程圖如圖3所示。
在運(yùn)算過程中所有數(shù)據(jù)采用32點浮點型數(shù)據(jù),，最后脈沖壓縮的精度鋪可達(dá)10-5,。其中IFFT可以完全不改變FFT程序而直接調(diào)用，IDFT如下：
先將X（k）取共軛,，直接利用FFT程序,，最后將運(yùn)算結(jié)果取一次共軛，以乘以1/N,。
2.3 算法優(yōu)化
TMS320C64x提供了
可以同時操作的8個運(yùn)算單元,，可以同時完成4個輸入數(shù)據(jù)的2個和、差或者完成2個32bit乘法,，這對于在本系統(tǒng)中FFT/IFFT運(yùn)算的大量蝶型運(yùn)算具有很大的意義，配合硬件流水線,，TMS320C64x可以不間斷的流水完成批量數(shù)據(jù)的FFT/IFFT,，最好情況下單周期可以完全8次定點操作，大大降低了整個程序的時鐘周期數(shù),。
IFFT運(yùn)算中第1次求共軛通過一次的算術(shù)變型在點乘的那一步就可以實現(xiàn),，以減少指令周期數(shù)，原理如下,，設(shè)I1,，Q1為接收回波數(shù)據(jù)FFT后的結(jié)果；I2,，Q2為匹配濾波器求共軛后的結(jié)果,，存儲在DRAM中，則有
A=（I1+JQ1）·（I2+jQ2）=I1·I2-Q1·Q2+j[I1·Q2+Q1·I2]
A*=I1·I2-Q1·Q2+j[-I1·Q2-Q1·I2]=I1·I2+Q1·（-Q2）+j[I1·（-Q2）-Q1·I2]
可得若將存儲在DRAM中的匹配濾波器求共軛后的結(jié)果（I1+jQ2）改存為（I2-jQ2）即不取共軛,；在實現(xiàn)點乘的指令中把實部,、虛部中符號變號即可。
2.4 仿真結(jié)果
圖4所示為帶寬B=1MHz,、發(fā)射脈寬t=60μs,、采樣頻率fs=2MHz的LFM信號，圖5所示為該信號經(jīng)脈沖壓縮后的輸出結(jié)果,。
從圖5可以看出,，脈壓輸出信號第1副瓣電平比主瓣低約13.2dB，壓縮信號脈寬約為t=1μs,，與理論值相同,。
3 結(jié)束語
由于TMS320C64x強(qiáng)大的并行處理能力、多處理器系統(tǒng)支持能力,、特殊指令集,、大量片上內(nèi)存,、極高的I/O帶寬等特性，在大數(shù)據(jù)量的實時信號處理中所體現(xiàn)出的優(yōu)良性能,，使實時脈沖壓縮的實現(xiàn)技術(shù)無論在速度,、性能還是在電路板體積方面都有了一個飛躍的進(jìn)步。