引 言

　　軟件無線電(Software Radios)是一種新的無線電通信的體系結(jié)構(gòu),。具體來說,，軟件無線電是以可編程的DSP或CPU為中心,，將模塊化、標(biāo)準(zhǔn)化的硬件單元用總線方式連接起來,，構(gòu)成通用的硬件平臺(tái),，并通過軟件加載來實(shí)現(xiàn)各種無線通信功能的開放式體系結(jié)構(gòu)。

　　隨著通信的發(fā)展．高速傳輸技術(shù)引起廣泛的研究和注意,。到目前為止,，無線傳輸?shù)乃俾适芟抻谟布l件。要實(shí)現(xiàn)高速傳輸,，就必須結(jié)合各種芯片的特點(diǎn),，使硬件平臺(tái)具有簡單、通用的特點(diǎn),，因此需要開發(fā)一個(gè)通用平臺(tái),。

　　DSP在控制和信號處理方面有優(yōu)勢，基帶信號的調(diào)制、解調(diào)及FFT／IFFT等運(yùn)算可以由DSP實(shí)現(xiàn),，但是在實(shí)時(shí)處理方面受到現(xiàn)有DSP處理速度和能力的制約。對于信號突發(fā)檢測這種運(yùn)算量大的處理,，尤其是在高速傳輸時(shí),，通常要使用FPGA。FPGA特有的流水線設(shè)計(jì)結(jié)構(gòu)可以使前后級在時(shí)間上并發(fā),，達(dá)到高效,、高速。為了減小DSP在信號處理上的壓力．同時(shí)滿足高速要求,，采用專用數(shù)字變頻芯片來實(shí)現(xiàn)數(shù)字上下變頻,。

　　為了和軟件無線電的思想統(tǒng)一，在系統(tǒng)設(shè)計(jì)時(shí)考慮兼容單載波調(diào)制解調(diào)方式,，采用DSP,、FPGA、上下變頻器的方案,，不使用專用調(diào)制解調(diào)

芯片,。

　　1 OFDM原理和基帶信號模型

　　正交頻分復(fù)用OFDM(Orthogonal Frequency Divi-sion Multiplex)是一種多載波調(diào)制方式，通過減小和消除碼間串?dāng)_的影響來克服信道的頻率選擇性衰落,。它的基本原理是將信號分割為N個(gè)子信號,，然后用N個(gè)子信號分別調(diào)制N個(gè)相互正交的子載波。由于子載波的頻譜相互重疊,，因而可以得到較高的頻譜效率,。近幾年OFDM在無線通信領(lǐng)域得到了廣泛的應(yīng)用。

　　當(dāng)調(diào)制信號通過無線信道到達(dá)接收端時(shí),，由于信道多徑效應(yīng)帶來的碼問串?dāng)_的作用,，子載波之間不再保持良好的正交狀態(tài)，因而發(fā)送前需要在碼元間插入保護(hù)間隔,。如果保護(hù)間隔大于最大時(shí)延擴(kuò)展,，則所有時(shí)延小于保護(hù)間隔的多徑信號將不會(huì)延伸到下一個(gè)碼元期間，從而有效地消除了碼間串?dāng)_,。當(dāng)采用單載波調(diào)制時(shí),，為減小ISI的影響，需要采用多級均衡器,，這會(huì)遇到收斂和復(fù)雜性高等問題,。

　　圖1是OFDM基帶信號處理原理圖。其中,，圖1(a)是發(fā)射機(jī)工作原理,，圖l(b)是接收機(jī)工作原理。

　　在發(fā)射端，首先對比特流進(jìn)行QAM或QPSK調(diào)制,，然后依次經(jīng)過串并變換和IFFT變換,，再將并行數(shù)據(jù)轉(zhuǎn)化為串行數(shù)據(jù)，加上保護(hù)間隔(又稱“循環(huán)前綴”),，形成0FDM碼元,。在組幀時(shí)，須加入同步序列和信道估計(jì)序列,，以便接收端進(jìn)行突發(fā)榆測,、同步和信道估計(jì)，最后輸出正交的基帶信號,。

　　當(dāng)接收機(jī)檢測到信號到達(dá)時(shí),，首先進(jìn)行同步和信道估計(jì)。當(dāng)完成時(shí)問同步,、小數(shù)倍頻偏估計(jì)和糾正后,，經(jīng)過FFT變換，進(jìn)行整數(shù)倍頻偏估計(jì)和糾正,，此時(shí)得到的數(shù)據(jù)是QAM或QPSK的已調(diào)數(shù)據(jù),。對該數(shù)據(jù)進(jìn)行相應(yīng)的解調(diào)，就可得到比特流,。

　　這里僅討論軟件功能模塊,，具體算法不在此涉及。

　　2 硬件結(jié)構(gòu)

　　OFDM調(diào)制解調(diào)與常規(guī)調(diào)制解調(diào)相比,，所需的運(yùn)算量大,，尤其是當(dāng)系統(tǒng)選用的子載波個(gè)數(shù)多時(shí)，僅在發(fā)射端的IFFT變換和接收端的FFT變換所需的時(shí)間就很長,。通常使用FPGA和高速的DSP解決該問題,。由于在接收端還要完成信號突發(fā)檢測、同步和頻偏校正等數(shù)字信號處理,，所以接收端對實(shí)時(shí)性要求更高,。在該系統(tǒng)中，使用FPGA完成信號的突發(fā)檢測和定時(shí),，DSP完成FFT/IFFT變換和QAM/QPSK調(diào)制解調(diào),。

　　本系統(tǒng)豐要由4部分組成：DSP、FPGA,、正交數(shù)字上變頻器(Quadrature Digital Upconverter),、正交數(shù)字下變頻器(Quadrature Digital Downconverter)。系統(tǒng)硬件結(jié)構(gòu)如圖2所示,。圖中,，D表示數(shù)據(jù)總線，A表示地址總線，C表示控制總線,，L表示鏈路口數(shù)據(jù)線,，字母后面的數(shù)字表示總線的位數(shù)。50 MHz晶振為兩片DSP及FPGA提供時(shí)鐘信號,，32．768 MHz高穩(wěn)定度品振為AD9857和AD6654提供高質(zhì)最的時(shí)鐘信號,。復(fù)位芯片MAX6708控制DSP、FPGA,、AD9857、AD6654和 STl6C550的復(fù)位,。

　　DSP完成QAM或QPSK的調(diào)制解調(diào)和FFT／IFFT變換,。系統(tǒng)所使用的DSP是ADI公司的Tiger sharcTSlOl。該DSP具有以下特性：最高工作頻率為300MHz,，3．3ns指令周期,；6MB片內(nèi)SRAM；2個(gè)計(jì)算模塊,，每個(gè)模塊都有1個(gè) ALU,、1個(gè)乘法器、1個(gè)移位寄存器和1個(gè)寄存器組,；2個(gè)整型ALU,，用來提供尋址和指針操作；14個(gè)DMA控制器,；1149．1 IEEE JTAG口,。對于0FDM基帶處理，該DSP最大的特點(diǎn)是：進(jìn)行256點(diǎn)的復(fù)數(shù)FFT變換,，僅需3．67μs,。

　　正交數(shù)字上變頻器采用ADI公司的AD9857。AD9857最高工作頻率為200 MHz,，輸出中頻頻率范圍為0～80 MHz,；內(nèi)部集成半帶濾波器、CIC(CascadedIntegrator Cornb)濾波器,，反SINC濾波器和高速的14位數(shù)／模轉(zhuǎn)換器,，其核心是一個(gè)相位連續(xù)的直接數(shù)字頻率合成器DDS(Direct Digital Synthesizcr)。在該方案中,，AD9857工作在正交調(diào)制模式,，其32位頻率控制字使輸出頻率的最高精確度為：SYSCLK(系統(tǒng)時(shí)鐘)除以 2。

　　正交數(shù)字下變頻器采用ADI公司的AD6654,。AD6654內(nèi)部集成了一個(gè)14位,、92．1 6Msps的模／數(shù)轉(zhuǎn)換器和4/6通道的數(shù)字下變頻器。每個(gè)通道可獨(dú)立配置。數(shù)字下變頻內(nèi)部集成了頻率變換器,、可編程級聯(lián)梳狀濾波器(CIC),、2個(gè)濾波器組和數(shù)字自動(dòng)增益控制。其中：頻率變換是通過32位數(shù)控振蕩器實(shí)現(xiàn)的,；CIC實(shí)現(xiàn)1～32倍的抽?。?個(gè)濾波器組包括FIR濾波器和2倍抽取的半帶濾波器,。輸入的中頻模擬信號經(jīng)過ADC和頻率變換后,，使用濾波器組進(jìn)行濾波和抽取，最后并行輸出正交基帶數(shù)字信號,，輸入中頻信號頻率最高可到200MHz,，此時(shí)，使用欠采樣技術(shù),。

　　3 參數(shù)設(shè)計(jì)及調(diào)制信號波形

　　作者采用PCB八層板設(shè)計(jì),，實(shí)現(xiàn)了該系統(tǒng)的硬件平臺(tái)，并在此平臺(tái)基礎(chǔ)上實(shí)現(xiàn)了高速OFDM傳輸和常規(guī)單載波調(diào)制解調(diào),，形成了一個(gè)通用寬帶高速調(diào)制解調(diào)平臺(tái),。設(shè)計(jì)的目的是要在該平臺(tái)上實(shí)現(xiàn)現(xiàn)有的全部物理層的算法，特別是實(shí)現(xiàn)實(shí)時(shí)OFDM傳輸系統(tǒng),。對OFDM系統(tǒng)提出的指標(biāo)要求如表l所列,。

　　圖3給出了32路子載波OFDM在上述參數(shù)設(shè)計(jì)下的已調(diào)信號波形(見圖3(a))及其功率譜(見圖3(b))。圖中子載波調(diào)制方式為QPSK,，碼兀頻率為中頻頻率36．864另外,，數(shù)字調(diào)制方式的碼元頻率可達(dá)2MHz(即對于四相調(diào)制，比特速率可達(dá)4Mbp,；對于32QAM調(diào)制,，比特速率可達(dá)10 Mbps)，且子載波調(diào)制方式,、比特(或碼元)速率,、輸出中頻均可調(diào)。

　　4 結(jié) 論

　　本文所提出的方案有以下特點(diǎn)：

　?、倩陔pDSP的結(jié)構(gòu)．可工作在雙工方式,，同時(shí)完成信號的發(fā)射和接收；工作在TDMA方式下或半雙工時(shí),，DSP可通過Link口進(jìn)行高速通信,，有利于并行處理，以提高傳輸速率,。DSP利于基帶信號的實(shí)時(shí)處理,，可以實(shí)現(xiàn)高速調(diào)制解調(diào),。

　　②變頻器具有頻率分辨率高,、頻率變化速度快,、相位連續(xù)、易于數(shù)字控制等特點(diǎn),。采用DSP和變頻器的方案,，不僅可以實(shí)現(xiàn)模擬調(diào)制解調(diào)，而且可以實(shí)現(xiàn)各種數(shù)字調(diào)制解調(diào),，兼容傳統(tǒng)調(diào)制解調(diào)和新型調(diào)制解調(diào)方式,。MHz，帶寬是2．048 MHz,。圖4給出了一種單載波調(diào)制制式(以π／4-QPSK為例)的時(shí)域波形(見圖4(a))及其功率譜(見圖4(b)),。

　　③在DSP和變頻器之間使用FPGA,，實(shí)現(xiàn)突發(fā)信號的同步捕獲，可以分擔(dān)DSP的部分任務(wù),，從而提高系統(tǒng)的實(shí)時(shí)性,。