《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 嵌入式技術(shù) > 設(shè)計(jì)應(yīng)用 > 具有X86到ARM二進(jìn)制翻譯的SoC系統(tǒng)設(shè)計(jì)
具有X86到ARM二進(jìn)制翻譯的SoC系統(tǒng)設(shè)計(jì)
摘要: 這里給出了一種具有X86到ARM二進(jìn)制翻譯和執(zhí)行功能的SoC系統(tǒng),。利用Multi-layer bus SWitch(BusMatrix)模塊實(shí)現(xiàn)Multi-layer,。總線結(jié)構(gòu),,在多個(gè)核不訪問同一個(gè)Slave時(shí),,可以同時(shí)執(zhí)行各自功能,,有效提高系統(tǒng)的性能,,且該總線結(jié)構(gòu)的可擴(kuò)展性強(qiáng),。同時(shí)根據(jù)系統(tǒng)工作的特點(diǎn),對(duì)總線結(jié)構(gòu)進(jìn)行了優(yōu)化,,減小了總線的復(fù)雜度,。
關(guān)鍵詞: SOC X86 ARM 二進(jìn)制翻譯
Abstract:
Key words :

二進(jìn)制翻譯也是一種編譯技術(shù),它與傳統(tǒng)編譯器的差別在于其編譯處理對(duì)象不同,。傳統(tǒng)編譯器處理的是某一種高級(jí)語言,,經(jīng)過編譯處理生成某種機(jī)器的目標(biāo)代碼。

二進(jìn)制翻譯是一種直接翻譯可執(zhí)行二進(jìn)制程序的技術(shù),,能夠把一種處理器上的二進(jìn)制程序翻譯到另外一種處理器上執(zhí)行。它使得不同處理器之間的二進(jìn)制程序可以很容易的相互移植,,擴(kuò)大了硬件/軟件的適用范圍,,有助于打破處理器和支持軟件之間的相互扼制的局面。二進(jìn)制翻譯技術(shù)的優(yōu)點(diǎn)為:不需要重編譯源碼就可以實(shí)現(xiàn)軟件從舊平臺(tái)到新平臺(tái)的移植,;快速為新機(jī)器提供軟件,,包括移植操作系統(tǒng)和編譯器;充分利用新機(jī)器的特性優(yōu)化代碼,;減少培訓(xùn)費(fèi)用,,因?yàn)槭褂玫氖窍嗤能浖圆槐卦谛缕脚_(tái)上重新培訓(xùn)員工,;降低了多平臺(tái)軟件的費(fèi)用,。

1 SOC架構(gòu)設(shè)計(jì)

1.1 處理器的確定

通用處理器與硬件邏輯是SoC設(shè)計(jì)的主流架構(gòu)。在一些需要大量數(shù)據(jù)處理的應(yīng)用中,,這樣的架構(gòu)并不能滿足要求,。實(shí)際上,,由于不同的任務(wù)在很大程度上互相獨(dú)立運(yùn)行,可以將具有內(nèi)在執(zhí)行并行性的任務(wù)分解為緊密聯(lián)系的子任務(wù),,不同的內(nèi)核可以執(zhí)行不同的子任務(wù),,多核架構(gòu)在1個(gè)周期內(nèi)可以執(zhí)行多個(gè)指令。這種并行處理使得整個(gè)系統(tǒng)的性能與使用單核處理器串行處理相同任務(wù)相比,,有了很大改進(jìn),。另外,多核架構(gòu)設(shè)計(jì)可以復(fù)用現(xiàn)有的單核處理器作為處理器核心,,從而可以縮短設(shè)計(jì)和驗(yàn)證周期,,節(jié)省開發(fā)成本,符合SoC設(shè)計(jì)的基本思路,。多核架構(gòu)是未來SoC發(fā)展的一個(gè)趨勢(shì),。

該設(shè)計(jì)采用雙核架構(gòu),采用當(dāng)代流行的處理能力較好的ARM處理器ARM7TDMI-S和ARM926EJ-S,,ARM內(nèi)核最大的優(yōu)勢(shì)在于高速度,、低功耗。

ARM7TDMl-s具有3級(jí)流水線結(jié)構(gòu),,支持Win-dows CE,,Linux等操作系統(tǒng)。ARM926EJ-S是ARM公司在2000年推出的功能最強(qiáng)大的ARM9處理器,,實(shí)現(xiàn)5級(jí)流水,,它與外部通信接口為雙AHB總線結(jié)構(gòu),即指令A(yù)HB總線和數(shù)據(jù)AHB總線,。該設(shè)計(jì)中ARMTDMI-S主要負(fù)責(zé)控制,、操作系統(tǒng)平臺(tái)和任務(wù)的調(diào)度。ARM926EJ-S則主要負(fù)責(zé)各種任務(wù)的執(zhí)行,。

1.2 使用的總線標(biāo)準(zhǔn)

由于SoC中集成了大量的IP核,,設(shè)計(jì)的關(guān)鍵在于如何實(shí)現(xiàn)各IP模塊之間的互連。目前,,SoC中IP核的互連一般采用總線結(jié)構(gòu),,通過消息通信。

采用ARM公司的AHB與APB為片上總線,。AMBA總線體系結(jié)構(gòu)是當(dāng)前SoC體系設(shè)計(jì)結(jié)構(gòu)設(shè)計(jì)的開放標(biāo)準(zhǔn),,由于AMBA被越來越多的公司采用,已迅速成為SoC結(jié)構(gòu)和IP庫(kù)開發(fā)的標(biāo)準(zhǔn),。

在具體實(shí)現(xiàn)時(shí),,采用AHB加APB的兩級(jí)總線結(jié)構(gòu)。AHB用來支持高速設(shè)備,支持多主從設(shè)備,。多個(gè)主設(shè)備之間通過仲裁機(jī)制保證優(yōu)先級(jí),,從設(shè)備通過地址譯碼機(jī)制被選中,并響應(yīng)主設(shè)備發(fā)起的總線事務(wù),。APB用支持基于寄存器訪問的低速設(shè)備,。AHB與APB兩條總線通過總線橋連接在一起,實(shí)現(xiàn)兩條總線之間的協(xié)議轉(zhuǎn)換,。圖1為SoC的系統(tǒng)結(jié)構(gòu)框圖,。

1.3 各IP在系統(tǒng)中的功能

除了兩個(gè)處理器外,SoC中各IP核功能如下:翻譯模塊:實(shí)現(xiàn)將X86指令翻譯成為ARM指令的功能,。

SMI:外部存儲(chǔ)與微處理器之間的橋梁,,支持RoM作為系統(tǒng)的非易失性存儲(chǔ)介質(zhì),支持片外SRAM作為系統(tǒng)的外圍高速存儲(chǔ),。

中斷控制器:用來支持系統(tǒng)內(nèi)部與外部的中斷控制,,如中斷電平/邊沿觸發(fā)、中斷電平極性與中斷使能等,。

Internal Memory:片內(nèi)SRAM,,大小為1 KB,但可以通過修改Verilog的描述來改變其大小,。

Default Slave:用于當(dāng)master訪問未定義的地址空間時(shí),,給出一個(gè)應(yīng)答信號(hào)。

Retry Slave:是一個(gè)可以產(chǎn)生重試回應(yīng)及等待命令的slave范例,,若需要類似的模組,,可以利用它來完成。

Watchdog:保證系統(tǒng)安全的監(jiān)控模塊,,軟件需在預(yù)定的時(shí)間內(nèi)訪問相應(yīng)的寄存器,,否則硬件將產(chǎn)生內(nèi)部信號(hào)自動(dòng)復(fù)位。

GPIO控制器:用來支持?jǐn)U展外設(shè),,拓寬SoC的使用范圍,。

Remap&Pause:主要分成兩個(gè)處理單元,前者負(fù)責(zé)控管地址是否重新對(duì)應(yīng)的機(jī)制,,后者負(fù)責(zé)管理系統(tǒng)的省電模式。

Timer:定時(shí)器,,支持捕獲,、Matchout輸出、外部時(shí)鐘驅(qū)動(dòng),。

2 X86到ARM二進(jìn)制翻譯模塊

該設(shè)計(jì)使用的翻譯模塊通過編寫Verilog HDL實(shí)現(xiàn),,能將部分X86指令翻譯成ARM指令,實(shí)現(xiàn)了某些X86應(yīng)用程序到ARM架構(gòu)的移植。圖2為解碼器內(nèi)部結(jié)構(gòu)圖,。

該翻譯模塊首先從ROM中取出X86指令,,翻譯成ARM指令后存人RAM中,所有指令翻譯完成后,,翻譯模塊產(chǎn)生一個(gè)終端,,使處理器執(zhí)行RAM中的指令。即所有指令先翻譯完成,,處理器才執(zhí)行,,該翻譯過程屬于靜態(tài)二進(jìn)制翻譯。其中Decoder是整個(gè)解碼模塊的核心,,負(fù)責(zé)翻譯指令,。Decoder模塊采用有限狀態(tài)機(jī)控制數(shù)據(jù)通路的方式實(shí)現(xiàn).根據(jù)指令的功能和尋址方式進(jìn)行狀態(tài)分類,然后輸出ARM指令,。例如,,把寄存器尋址的算術(shù)指令可分為一類:

ADD EAX,EBX

SUB EAX,,EBX

因?yàn)檫@些指令的尋址方式一樣,,功能近似,只是操作碼不一樣,,可以歸并為一個(gè)狀態(tài),,在某一狀態(tài)內(nèi)建立映射關(guān)系翻譯成為ARM指令。

考慮到AHB總線可能處于比較忙碌的狀態(tài),,對(duì)于X86指令和翻譯出的ARM指令分別設(shè)置2個(gè)FIFO,。FIFO1和FIFO2各自有2個(gè)存儲(chǔ)器,其中一個(gè)存儲(chǔ)指令,,另一個(gè)存儲(chǔ)與指令對(duì)應(yīng)的地址,。對(duì)FIFO進(jìn)行操作會(huì)同時(shí)對(duì)指令和地址進(jìn)行操作,以保持指令和地址的對(duì)應(yīng),。

此外,,ARM核需要向解碼模塊發(fā)送信號(hào),通過設(shè)置Communicate模塊中的寄存器控制指令譯碼器的工作:

設(shè)置X86指令的起始地址,;設(shè)置X86指令的終止地址,;設(shè)置ARM指令的初始存放地址;設(shè)置ARM指令復(fù)雜指令段的初始地址,;設(shè)置使指令解碼器開始工作的標(biāo)志寄存器,,高電平表示工作;判斷指令解碼是否結(jié)束,,結(jié)束后向ARM核發(fā)送中斷,;ARM核接收中斷信號(hào)后,,將標(biāo)志寄存器置低,翻譯模塊結(jié)束本次工作,。

本文的SoC系統(tǒng)中沒有使用DMA對(duì)X86指令和ARM指令進(jìn)行存取,,而是由翻譯模塊主動(dòng)進(jìn)行讀和寫。因而有2個(gè)Master總線接口,,通過AHB _1_1interface讀取X86指令,,由AHB_2_1 interface將ARM指令寫入RAM中。Communicate模塊與總線的通信接口為Slave口,,用于接收ARM核發(fā)送的4個(gè)地址,,一旦接收到這4個(gè)地址,翻譯模塊中的start_flag信號(hào)置高,,表示開始工作,。

3 片上總線結(jié)構(gòu)

在ARM SoC體系結(jié)構(gòu)中,有Master和Slave這兩個(gè)重要的概念,。Master是ARM SoC體系結(jié)構(gòu)中的主單元,,他可以向總線發(fā)出請(qǐng)求并且對(duì)傳輸進(jìn)行初始化,例如對(duì)存儲(chǔ)器進(jìn)行讀/寫操作,,典型的Master可以是CPU,,DSP,DMA,。Slave是ARM SoC體系結(jié)構(gòu)中的從單元,,典型的Slave為片上或者片外存儲(chǔ)器,它們都有自己惟一的地址范圍,。Master發(fā)起讀/寫操作時(shí),,在初始化中會(huì)給出讀/寫操作的地址,而地址譯碼器則根據(jù)這個(gè)地址決定哪個(gè)Slave被Master選中,,然后相應(yīng)的Slave做出相應(yīng),。

在AHB系統(tǒng)中,若有2個(gè)Master常需要AccessBus,,則系統(tǒng)的Performance必定會(huì)下降,。為了解決這個(gè)問題。ARM提出了Multi-layer AHB,,其基本構(gòu)想是2個(gè)Master走不同的Bus去訪問Slave,,如果訪問的Slave不同,則兩個(gè)Master可以同步的進(jìn)行Transfer,。若彼此訪問一個(gè)Slave,,則根據(jù)優(yōu)先級(jí)去判斷要先處理誰的Transfer。

該總線結(jié)構(gòu)使用了Multi_layerbus switch(BusMatrix)模塊,。AHB BusMatrix的設(shè)計(jì)可以分為3個(gè)部分:輸入級(jí)、譯碼級(jí)和輸出級(jí)。圖3為該設(shè)計(jì)所使用的結(jié)構(gòu),,其中,,輸入和輸出的個(gè)數(shù)可以根據(jù)系統(tǒng)的Master和Slave靈活調(diào)整。

可以看出,,每個(gè)Layer都有一個(gè)譯碼器來決定Master要訪問哪一個(gè)Slave,,通過多路選擇器實(shí)Master和Slave之間的Transfer。,。每個(gè)Slave口都有自己的仲裁器,,該仲裁器使用固定優(yōu)先級(jí),最高優(yōu)先級(jí)的Layer可以優(yōu)先訪問對(duì)應(yīng)的Slave,。

隨著系統(tǒng)中Master和Slave的增多,,Busmatrix模塊的復(fù)雜度也會(huì)明顯增加,如果按照系統(tǒng)所有的Mas-ter和Slave的個(gè)數(shù)來確定輸入/輸出口的個(gè)數(shù),,Busma-trix將會(huì)非常復(fù)雜,,因此對(duì)系統(tǒng)結(jié)構(gòu)進(jìn)行優(yōu)化變得非常必要。根據(jù)系統(tǒng)工作情況可以發(fā)現(xiàn),,翻譯模塊的Slave端口僅被ARM7核訪問,,即向翻譯模塊存取指令所需的地址,控制其工作,,該Slave可以看作是ARM7核私有的,,而不被其他Master訪問。有些Slave只有在特殊情況下才被訪問,,因此可以將多個(gè)Slave看作一個(gè)Slave掛在BusMatrix上,。優(yōu)化后的SoC硬件架構(gòu)如圖4所示。

4 結(jié) 語

這里給出了一種具有X86到ARM二進(jìn)制翻譯和執(zhí)行功能的SoC系統(tǒng),。利用Multi-layer bus SWitch(BusMatrix)模塊實(shí)現(xiàn)Multi-layer,。總線結(jié)構(gòu),,在多個(gè)核不訪問同一個(gè)Slave時(shí),,可以同時(shí)執(zhí)行各自功能,有效提高系統(tǒng)的性能,,且該總線結(jié)構(gòu)的可擴(kuò)展性強(qiáng),。同時(shí)根據(jù)系統(tǒng)工作的特點(diǎn),對(duì)總線結(jié)構(gòu)進(jìn)行了優(yōu)化,,減小了總線的復(fù)雜度,。

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載,。