O 引言
開關(guān)電流技術(shù)是近年來提出的一種新的
本文詳細(xì)分析了第二代開關(guān)電流存儲單元存在的問題,，提出了改進方法，并設(shè)計了延遲線電路,。此電路可以精確地對信號進行采樣并延遲任意時鐘周期,。解決了第二代開關(guān)電流存儲單元產(chǎn)生的誤差,，利用此電路可以方便地構(gòu)造各種離散時間系統(tǒng)函數(shù)。
1 第二代開關(guān)電流存儲單元分析
第二代開關(guān)電流存儲單元,，在φ1(n-1)相,，S1，S2閉合,，S3斷開,，晶體管M連成二極管形式，輸入電流ii與偏置電流I之和給柵源極間電容C充電,。隨著充電的進行,，柵極電壓vgs達(dá)到使M能維持整個輸入電流的電平，柵極充電電流減至零,，達(dá)到穩(wěn)態(tài),，此時M的漏極電流為：
在φ2(n)相,，S1,，S2斷開，S3閉合,，此時輸出端電流為：
Z域傳輸函數(shù)為：
綜上可看出,，晶體管M既作為輸入存儲管又作為輸出管，輸出電流i0僅在φ2相期間獲得,。
2 延遲線
從結(jié)果來看,，由于時鐘饋通誤差和傳輸誤差的存在，第二代開關(guān)電流存儲單元(以下簡稱基本存儲單元)輸出波形嚴(yán)重失真,，尤其是級聯(lián)后的電路失真更加嚴(yán)重,，無法應(yīng)用到實際中，所以,，設(shè)計延遲線電路,。
電路原理如下：電路是一個由N+1個并聯(lián)存儲單元組成的陣列，且由時鐘序列控制,。在時鐘的φ0,。相，存儲單元M0接收輸入信號,，而單元M1提供其輸出,。類似的，在φ1相,，單元M1接收輸入信號,，單元M2提供其輸出。這個過程一直持續(xù)到單元MN接收其輸入信號,，單元M0提供其輸出信號為止,，然后重復(fù)循環(huán),。顯然，每個單元都是在其下一個輸入之前一個周期,，即在其前一個輸出相N個周期(NT)之后,，提供輸出信號。如取N=1,，則延遲線是一個反相單位延遲單元,，或連續(xù)輸入信號時，它是一個采樣保持電路,，此時,，延遲線電路和基本存儲單元相同。請注意,，對于循環(huán)的N-1個時鐘相,，每個存儲單元既不接收信號也不提供信號。在這些時刻,，存儲晶體管上的漏電壓值變化到迫使每個偏置電流和保持在其有關(guān)存儲晶體管中的電流之間匹配,。給出Z域傳輸函數(shù)為：
用基本存儲單元級聯(lián)延遲N個周期，則需要2N個基本存儲單元級聯(lián),，并且電路的時鐘饋通誤差和傳輸誤差會隨著N的增加越來越嚴(yán)重,，到最后原信號將淹沒在誤差信號中。延遲線電路若要實現(xiàn)信號延遲N個時鐘周期,，則需要N+1個并聯(lián)存儲單元組成,，并且需要N+1種時序。由于這種電路結(jié)構(gòu)不需要級聯(lián),，所以并不會像基本存儲單元級聯(lián)那樣使得時鐘饋通誤差和傳輸誤差越來越大,。但是時鐘饋通誤差和傳輸誤差仍然存在，以下給出解決辦法,。
3 時鐘饋通誤差及傳輸誤差的改善
3．1 時鐘饋通誤差的改善
改善時鐘饋通誤差可采用S2I電路,。它的工作原理為：在φ1a相，Mf的柵極與基準(zhǔn)電壓Vref相連,，此時Mf為Mc提供偏置電流JoMc中存儲的電流為ic=I+ii,。當(dāng)φ1b由高電平跳變?yōu)榈碗娖綍r，由于時鐘饋通效應(yīng)等因素造成Mc單元存儲的電流中含有一個電流誤差值,，假設(shè)它為△ii,，則Mc中存儲的電流為ic=J+ii+△ii。在φ1b相期間,，細(xì)存儲管Mf對誤差電流進行取樣,，由于輸入電流仍然保持著輸入狀態(tài)，所以Mf中存儲的電流為If=J+△ii,。當(dāng)φ1b由高電平跳變?yōu)榈碗娖綍r,，考慮到△ii<<J,，所以可以認(rèn)為Mf和Mc的漏極端子為“虛地”端，即此時Mf和Mc的漏極端電壓與沒有信號輸入時的電壓非常接近,。在φ2相為高電．平期間,，由φ1b的時鐘饋通效應(yīng)在Mf產(chǎn)生的誤差電流為δi，則If=I+△ii+δi,，由于δi是由△ii產(chǎn)生的,，且δi<<△ii，所以輸出電流io=If-Ic=-ii+δi,，由于△ii已經(jīng)被抵消,，而δi很小，所以可以認(rèn)為輸出電流與輸入電流相等,。