??? 摘? 要： 為了在實(shí)驗(yàn)室給寬帶陣列信號(hào)處理設(shè)備的研制、維護(hù)提供一個(gè)較好的仿真環(huán)境,，介紹了一種基于多片DSP芯片ADSP-TS201S" title="ADSP-TS201S">ADSP-TS201S和數(shù)字上變頻器AD9857構(gòu)成的寬帶陣列信號(hào)源" title="寬帶陣列信號(hào)源">寬帶陣列信號(hào)源,，模擬實(shí)現(xiàn)了最大帶寬為4MHz的短波寬帶陣列信號(hào)。主要包括系統(tǒng)設(shè)計(jì)方案、系統(tǒng)硬件設(shè)計(jì)和DSP軟件設(shè)計(jì)等,。?
??? 關(guān)鍵詞： 寬帶陣列信號(hào)源,；AD9857；多DSP處理,；同步
?
??? 跳頻,、突發(fā)等新通信技術(shù)由于具有低截獲概率的優(yōu)點(diǎn)，已成為高科技戰(zhàn)爭(zhēng)中的主要通信方式,。對(duì)跳頻,、突發(fā)等信號(hào)進(jìn)行接收、測(cè)向需要采用寬帶陣列信號(hào)處理設(shè)備,。?
??? 在寬帶陣列信號(hào)處理設(shè)備的研制,、調(diào)試和維護(hù)中，需要向設(shè)備提供參數(shù)靈活可變的寬帶陣列信號(hào),。傳統(tǒng)的方法是在實(shí)際環(huán)境中采集這些信號(hào),，這往往需要進(jìn)行大量的外場(chǎng)試驗(yàn)和長時(shí)間的測(cè)試，花費(fèi)大量的人力和物力,；而且在實(shí)際環(huán)境中,，由于短波信道的復(fù)雜多變，測(cè)試的可重復(fù)性差,，信號(hào)參數(shù)也無法人為改變,。如果采用性能良好的寬帶陣列信號(hào)源模擬實(shí)際環(huán)境中接收到的信號(hào)，就能克服上述缺點(diǎn),，經(jīng)濟(jì),、省時(shí)、靈活地完成設(shè)備的調(diào)試和維護(hù)工作,，從而加快設(shè)備的研制,。?
??? 本文通過采用多片DSP和數(shù)字上變頻器相結(jié)合的方法,，設(shè)計(jì)實(shí)現(xiàn)了信號(hào)帶寬最大可達(dá)4MHz,、覆蓋頻率范圍為1MHz～30MHz的多通道短波寬帶陣列信號(hào)源。該信號(hào)源可通過微機(jī)的控制界面,，靈活地設(shè)定信號(hào)調(diào)制類型,，天線陣" title="天線陣">天線陣陣列流型、載波等系統(tǒng)參數(shù),，為寬帶陣列信號(hào)處理設(shè)備的研制,、維護(hù)提供較好的仿真環(huán)境。?
1 寬帶陣列信號(hào)源設(shè)計(jì)方案?
??? 在實(shí)際環(huán)境中,，信號(hào)經(jīng)過短波信道傳播后,，具有多徑、多普勒頻移和相位起伏等特點(diǎn)，經(jīng)天線陣接收后,，多通道接收機(jī)收到的為對(duì)應(yīng)天線陣陣元個(gè)數(shù)的陣列信號(hào),，此多路" title="多路">多路信號(hào)攜帶有因天線陣陣元間波程差不同引起的幅度和相位差。為了能真實(shí)地模擬具有這些特性的信號(hào),，本信號(hào)源采用DSP和DUC（數(shù)字上變頻）芯片相結(jié)合的方法進(jìn)行設(shè)計(jì),。DSP利于基帶信號(hào)的實(shí)時(shí)處理，而DUC芯片基于DDS結(jié)構(gòu),，具有頻率分辨率高,、頻率變化速度快、易于控制等優(yōu)點(diǎn),。?
??? 由于在短波頻段,，4MHz帶寬內(nèi)存在的信號(hào)數(shù)量、信號(hào)種類均較多,，對(duì)應(yīng)多陣元輸出時(shí),，系統(tǒng)的運(yùn)算量較大，依靠單一的高性能DSP無法滿足實(shí)時(shí)性要求,，因此，在該信號(hào)源設(shè)計(jì)中采用4片ADI公司TigerSHARC系列的高性能DSP芯片ADSP-TS201S來構(gòu)成多DSP運(yùn)算系統(tǒng),，運(yùn)算產(chǎn)生多路I/Q基帶信號(hào),。ADSP-TS201S是ADI公司的一個(gè)超高性能、靜態(tài)超量程處理器,，適合于大的信號(hào)處理任務(wù)和要求多DSP處理器的應(yīng)用,。其內(nèi)核工作頻率最高可達(dá)600MHz；1.6ns的指令周期,，每周期能執(zhí)行多達(dá)4條指令,；若采用單指令多數(shù)據(jù)（SIMD）模式，可提供每秒48億次40位MAC運(yùn)算或者12億次80位MAC運(yùn)算,；ADSP-TS201S片上提供了集成的無縫多處理器支持及為無縫多處理器連接提供了片內(nèi)仲裁,，很適合組成多處理器并行工作的方式，通過共享總線可無縫連接多達(dá)8個(gè)DSP,；提供的4個(gè)全雙工鏈路" title="鏈路">鏈路口為處理器間的通信提供了又一種途徑,，每個(gè)鏈路口組合起來最高吞吐量可達(dá)1GB/s。?
??? 數(shù)字變頻器采用ADI公司的AD9857,。AD9857是ADI公司的一款14位高性能數(shù)字正交上變頻器,，最高工作時(shí)鐘可達(dá)到200MHz。內(nèi)部集成有高速直接數(shù)字頻率合成器,、高性能數(shù)模轉(zhuǎn)換器,、時(shí)鐘倍頻電路,、數(shù)字濾波器及其他數(shù)字信號(hào)處理功能。AD9857還提供了一個(gè)靈活的同步串行通信口,，芯片的工作模式,、輸出載頻、內(nèi)插因子等可通過該串口進(jìn)行配置,。在本系統(tǒng)設(shè)計(jì)中,，AD9857工作在正交調(diào)制模式，將基帶數(shù)字信號(hào)調(diào)制到所需的載頻上,。?
2 寬帶陣列信號(hào)源硬件設(shè)計(jì)?
2.1 系統(tǒng)組成與結(jié)構(gòu)?
??? 寬帶陣列信號(hào)源硬件結(jié)構(gòu)如圖1所示,。?
?
?
??? 4片ADSP-TS201S組成的數(shù)字信號(hào)處理部分是整個(gè)系統(tǒng)的主控部分，它完成的功能主要有：根據(jù)系統(tǒng)控制參數(shù)設(shè)定系統(tǒng)的工作狀態(tài),；產(chǎn)生控制AD9857工作的命令字,；運(yùn)算產(chǎn)生多路I／Q基帶信號(hào)；對(duì)采樣進(jìn)來的兩路音頻信號(hào)作相應(yīng)處理,，用于產(chǎn)生兩路同頻信號(hào),，以驗(yàn)證陣列信號(hào)處理設(shè)備對(duì)于同頻多信號(hào)的區(qū)分能力。?
??? 10片AD9857組成的多路波形生成部分用于將多路I／Q基帶信號(hào)上變頻到所需的載頻上,，其中每片AD9857的輸出模擬一個(gè)天線陣陣元的輸出,。?
??? USB接口單元部分作為系統(tǒng)與微機(jī)間的通信接口，用于傳送由微機(jī)發(fā)出的控制參數(shù),。接口芯片采用PLX公司的USB2.0芯片NET2272,，其數(shù)據(jù)傳送速率最快可達(dá)到480Mb/s。當(dāng)需要產(chǎn)生更寬帶寬的信號(hào)時(shí),，4片DSP組成的多處理器運(yùn)算能力有限,，可通過該接口傳遞由微機(jī)運(yùn)算產(chǎn)生的基帶數(shù)據(jù)，從而方便進(jìn)行系統(tǒng)的擴(kuò)展,。?
??? 系統(tǒng)的邏輯控制和數(shù)據(jù)緩存由Altera公司的StratixⅡ系列的FPGA芯片 EP2S60完成,，它建立起系統(tǒng)中多種類型的數(shù)據(jù)通道。其片上提供的LVDS收,、發(fā)模塊可實(shí)現(xiàn)與ADSP-TS201S鏈路口的直接互連,，靈活的可重新配置特點(diǎn)為實(shí)現(xiàn)接口電路提供了極大的方便。?
??? 系統(tǒng)中各單元部分的工作時(shí)鐘由50MHz晶振通過時(shí)鐘分配芯片分配后提供,，從而保證系統(tǒng)在同一個(gè)時(shí)鐘節(jié)拍下同步工作,。?
2.2 AD9857工作原理?
??? AD9857在本設(shè)計(jì)中工作于正交調(diào)制模式,，它將交替輸入的I/Q基帶數(shù)據(jù)在內(nèi)部進(jìn)行串并轉(zhuǎn)換,，轉(zhuǎn)換成兩路并行的I、Q數(shù)據(jù),，分別進(jìn)行內(nèi)插和數(shù)字上變頻,，將基帶信號(hào)上變頻為數(shù)字中頻信號(hào),，最后通過D/A變換輸出模擬中頻信號(hào)。AD9857內(nèi)部的工作時(shí)序均由芯片內(nèi)部工作時(shí)鐘SYSCLK提供,，SYSCLK由外部參考時(shí)鐘倍頻得到,。本設(shè)計(jì)中，SYSCLK由50MHz的參考時(shí)鐘在AD9857內(nèi)部4倍頻得到,，即SYSCLK為200MHz,。內(nèi)插將基帶數(shù)據(jù)的采樣率提高到芯片內(nèi)部的工作速率上，降低了DSP的處理負(fù)擔(dān),，內(nèi)插率N的大小由下式得到：?
????
?
其中,，fdata為輸入的I/Q基帶數(shù)據(jù)的速率。?
??? 芯片的PDCLK引腳在該模式下為輸入數(shù)據(jù)的時(shí)鐘輸出腳,，時(shí)鐘大小為2倍的fdata,。為了保證10片AD9857輸入數(shù)據(jù)的同步，其同步引腳TXENABLE的輸入由同一個(gè)信號(hào)提供,，使得10片AD9857的輸入數(shù)據(jù)在同一時(shí)刻有效,，保證了各片AD9857輸入數(shù)據(jù)的同步。芯片的工作模式,、時(shí)鐘倍頻因子,、載頻大小及內(nèi)插率均可通過其串口靈活設(shè)置，本設(shè)計(jì)中串口時(shí)鐘由50MHz參考時(shí)鐘在FPGA內(nèi)部十分頻得到,。?
2.3 多DSP處理模塊設(shè)計(jì)?
??? 在本設(shè)計(jì)中,，4片ADSP-TS201S采用松緊耦合相結(jié)合的方式組成多DSP并行處理系統(tǒng)。所謂松緊耦合相結(jié)合的方式,，就是4片ADSP-TS201S通過高速鏈路口互連的同時(shí),，也通過其外部端口實(shí)現(xiàn)多片間互連。這種互連方式,，可以兼顧數(shù)據(jù)速率和資源共享等優(yōu)點(diǎn),。互連結(jié)構(gòu)如圖2所示,。?
?
?
??? 4片ADSP-TS201S的外部總線（地址,、數(shù)據(jù)和控制總線)互連后接到FPGA，從而實(shí)現(xiàn)各片DSP的內(nèi)部資源,、各片DSP與外部SDRAM間的資源共享,。4片DSP分配有唯一的ID號(hào)，通過使用總線請(qǐng)求/BR7-0中的一條(對(duì)應(yīng)各自的ID號(hào))作為它使用外部總線的請(qǐng)求,。主從處理器間的訪問通過讀信號(hào)
及應(yīng)答信號(hào)ACK等控制信號(hào)來完成,。由于ADSP-TS201S內(nèi)部集成的DRAM模塊高達(dá)24Mbit，使得每片DSP大多數(shù)的取指令,、存儲(chǔ)數(shù)據(jù)可在各自片內(nèi)完成,，大大減輕了外部總線的壓力,。?
??? 各片DSP間除了通過外部總線互連外，還用鏈路口L0,、L1與其他ADSP-TS201S的鏈路口L0,、L1進(jìn)行雙向互連，且每片ADSP-TS201S的L2,、L3 口連到FPGA,，用以擴(kuò)展與外部通信時(shí)的帶寬。ADSP-TS201S的每個(gè)鏈路口都是獨(dú)立的LVDS高速雙向數(shù)據(jù)口,，在發(fā)送數(shù)據(jù)的同時(shí)可從對(duì)方接收數(shù)據(jù),。每個(gè)鏈路口有4個(gè)通信位，LxCLKOUTP/N,LxACKI,，LxCLKINP/N和LxACKO信號(hào)用來控制數(shù)據(jù)傳輸,，LxBCMPI和LxBCMPO信號(hào)用來確認(rèn)當(dāng)前數(shù)據(jù)塊是否傳輸完畢。?
??? 設(shè)計(jì)中采用50MHz的晶振作為基礎(chǔ)振蕩器,，DSP內(nèi)部選用10倍頻,，工作在500MHz。鏈路口LVDS走線要求差分連接,，在接收端需要一個(gè)100Ω的終端匹配電阻,，且LVDS信號(hào)兩極的PCB走線必須匹配，時(shí)鐘線和數(shù)據(jù)線的走線不能有明顯的延遲差,。?
2.4 信號(hào)源系統(tǒng)的同步設(shè)計(jì)?
??? 在本信號(hào)源設(shè)計(jì)中,，輸出的多路信號(hào)都攜帶有因過短波信道及天線陣引起的相位差。在系統(tǒng)設(shè)計(jì)中,，為保證產(chǎn)生信號(hào)的真實(shí)性,，不應(yīng)由于電路的設(shè)計(jì)引起額外的相位差，這就要求整個(gè)系統(tǒng)尤其是10片AD9857間工作時(shí)鐘的同步,。?
??? 為保證同步,，在該系統(tǒng)設(shè)計(jì)中采用一個(gè)精度高、穩(wěn)定度好的50MHz晶振作為系統(tǒng)工作時(shí)鐘,，通過時(shí)鐘分配芯片產(chǎn)生多路時(shí)鐘作為系統(tǒng)中各單元模塊的參考時(shí)鐘,，以保證整個(gè)系統(tǒng)工作的同步。AD9857的時(shí)鐘輸入除支持單端輸入外還支持PECL差分輸入,，本系統(tǒng)設(shè)計(jì)采用差分輸入方式,，與單端方式相比，具有更強(qiáng)的抗干擾能力和更小的時(shí)鐘抖動(dòng),。系統(tǒng)時(shí)鐘分配如圖3所示,。50MHz的時(shí)鐘由TTL時(shí)鐘分配芯片CY2309分出7路同步時(shí)鐘，其中4路分別作為4片DSP的參考時(shí)鐘,，1路作為FPGA的參考時(shí)鐘,，另外2路分別供給2片1分5的PECL時(shí)鐘分配芯片MC100LVEL14 ，共輸出10路PECL差分時(shí)鐘信號(hào)作為10片AD9857的參考時(shí)鐘,。
?
?
??? 由于CY2309輸出是單端TTL信號(hào),，而MC100LVEL14是雙端輸入，因此CY2309的輸出不能直接連到MC100LVEL14的輸入端,，需要進(jìn)行電平匹配處理后才能互連,；為了保持信號(hào)的完整性，消除時(shí)鐘信號(hào)的終端反射效應(yīng),，需要對(duì)MC100LVEL14的輸出進(jìn)行終端匹配,。時(shí)鐘互連及匹配電路如圖4所示。在時(shí)鐘分配的PCB布線時(shí),，采用蛇形差分對(duì)的布線方式,，保證10路AD9857間時(shí)鐘信號(hào)走線長度的等長。?
?
?
3 寬帶陣列信號(hào)源DSP軟件設(shè)計(jì)?
??? 在本設(shè)計(jì)中,，DSP作為系統(tǒng)的主控者,，主要實(shí)現(xiàn)以下的功能：?
??? 系統(tǒng)上電復(fù)位后，接收由微機(jī)通過USB接口傳來的系統(tǒng)控制參數(shù),，包括產(chǎn)生的信號(hào)帶寬,、天線陣陣型、信號(hào)種類,、載頻大小等,。根據(jù)這些控制參數(shù)，設(shè)定系統(tǒng)的工作狀態(tài),，并產(chǎn)生AD9857的配置字,。?
??? 系統(tǒng)工作狀態(tài)設(shè)定完成后，DSP運(yùn)算產(chǎn)生基帶信號(hào),，信號(hào)產(chǎn)生流程如圖5所示,。首先完成基帶調(diào)制信號(hào)的產(chǎn)生，可產(chǎn)生的信號(hào)類型有：AM,、FM,、PSK、FSK,、SSB及CW等,；調(diào)制信號(hào)經(jīng)過I/Q分解后輸出I、Q兩路信號(hào),，通過復(fù)合延遲線后產(chǎn)生3條路徑,。每條路徑中分別乘以多普勒頻擴(kuò)因子、多普勒頻移因子,、陣列相位差來實(shí)現(xiàn)短波信道和天線陣對(duì)信號(hào)的影響,，最后將各徑相加,，再加上高斯白噪聲后交替輸出I/Q路基帶信號(hào)。?
?
?
??? 本文采用多片DSP芯片ADSP-TS201S和數(shù)字上變頻器AD9857相結(jié)合的方法,，設(shè)計(jì)實(shí)現(xiàn)了波形參數(shù)可靈活改變的短波寬帶陣列信號(hào)源,。該信號(hào)源共有10路輸出，可用于10元及10元以下各種陣型天線陣信號(hào)的模擬,，極大地方便了短波寬帶陣列信號(hào)處理設(shè)備的實(shí)驗(yàn)室調(diào)試和維護(hù),，使得外場(chǎng)調(diào)試時(shí)間大幅度減少。?
參考文獻(xiàn)?
[1] CMOS 200 MSPS 14-Bit Quadrature Digital Upconverter.Analog Devices,，Inc,，2000.?
[2] TigerSHARC Embedded Processor ADSP-TS201S Data-Sheet.Analog Devices，Inc,，2005.?
[3] 劉書明,，羅勇江.ADSP TS20XS系列DSP原理與應(yīng)用設(shè)計(jì).北京：電子工業(yè)出版社，2007.