《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 無需精密電阻的DAC輸出轉換為單端信號的電路設計
無需精密電阻的DAC輸出轉換為單端信號的電路設計
摘要: 本文介紹了一種無需精密電阻的DAC輸出轉換為單端信號的電路設計方案。
Abstract:
Key words :

  電路功能與優(yōu)勢

  將寬帶DAC互補電流輸出轉換單端信號的傳統(tǒng)方法是使用中心抽頭變壓器,,或者在差分轉單端配置中使用一個單通道運算放大器,。然而,變壓器的低頻非線性可能會限制其在DC附近使用,;運算放大器方法則要求電阻嚴格匹配,,以提供直流共模抑制、負載阻抗和互補DAC輸出之間的增益匹配,。如果匹配有誤差,,則最終輸出也會產生誤差。本電路利用差分接收放大器AD8130實現(xiàn)簡單的差分轉單端功能,,無需使用昂貴的精密電阻,,從而以更少的元件提供更高的精度。

  AD8130還有一個優(yōu)勢,,即具有業(yè)界領先的交流共模抑制性能(10 MHz時為70 dB),。可以利用這一特性抑制DAC數(shù)字地層與接收器模擬地層之間的噪聲,,這是此類混合信號應用的一個常見問題,。

  

  圖1. 用接收器AD8130實現(xiàn)高速TxDAC差分轉單端(原理示意圖,未顯示去耦和所有連接)

  電路描述

  本電路采用20 mA互補電流輸出,、低功耗、14位,、125 MSPS,、雙通道TxDAC®數(shù)模轉換器AD9117和低成本、270 MHz差分接收放大器AD8130,。

  通過改變FSADJI或FSADJQ與地之間的電阻值,,可以在4 mA至20 mA范圍內調整AD9117的滿量程輸出電流。本例使能了內部電阻選項,,并將其設置為1.6 kΩ,,以便提供最大20 mA電流輸出,。該配置要求將0b10100000寫入AD9117的寄存器IRSET和QRSET?;パa電流輸出采用49.9 Ω外部電阻端接,,以產生差分電壓。采用滿量程數(shù)字輸入擺幅時,,這些電阻上產生的電壓彼此相差180°,,大小介于0 V至1 V之間,因此峰峰值差分輸出電壓為2 V,。一個47 pF電容與這些負載電阻并聯(lián),,構成一個68 MHz一階重構濾波器,并衰減奈奎斯特帶寬之外的鏡像,。與AD8130輸入引腳串聯(lián)的兩個49.9 Ω電阻可改善電路的整體失真性能,。共模輸出引腳CMLI和CMLQ可以用來提供附加偏移,但本例中未使用,,而是將其接地,。

  AD8130是一款理想的互補產品,因為它有較大的平衡輸入阻抗,,可以將差分輸入輕松轉換為單端格式,,并具有出色的交流共模抑制性能,如圖2所示,。

  

  圖2. AD8130共模抑制

  AD8130帶寬為270 MHz,,支持AD9117在最大更新速率125 MSPS時產生的最高達約40 MHz的DAC輸出頻率。

  本例中,,AD8130的增益設置為1(RF,,省去RG)。不過,,只需改變RF/RG比,,就能調整增益。電源設置為±5 V,,但如果輸出端需要更大擺幅,,可以將其提高至最大±12 V。

  為使本電路正常工作,,必須考慮與DAC和運算放大器相關的裕量問題,。DAC輸出電壓需保持在其規(guī)格范圍內,防止內部電路引入失真,。當DAC VDD = 3.3 V且VCM = 0 V時,,AD9117輸出必須小于±1 V,這可以通過49.9 Ω負載電阻和20 mA滿量程電流來實現(xiàn),。當放大器輸出端負載為1 kΩ時,,AD8130要求1 V的電源電壓裕量,;因此,當采用±5 V電源時,,輸出擺幅不能超過±4 V,。

  諧波失真是本設計的重要標準。圖3和圖4分別顯示了整個電路(AD9117 + AD8130)的二次和三次諧波失真測量結果,,以及AD9117本身的諧波失真,。測量在AD8130的增益設置為1(RF = 0,省去RG)的條件下進行,。

  

  圖3. 電路的二次諧波失真(G = 1)

  

  圖4. 電路的三次諧波失真(G = 1)

  如果時域應用需要更快的上升/下降時間,,可以通過減小電容值來提高重構濾波器的截止頻率。不過,,與AD9117 DAC的內在性能相比,,AD8130的270 MHz帶寬會限制上升/下降時間和建立時間。該電路仍然可以在3次DAC更新(125 MSPS)的時間內建立,。

  0.1 μF電容對AD9917內部基準電壓源去耦,。應將一個0.1 μF低電感陶瓷去耦電容(圖1未顯示)與VDD相連,并使其非??拷麬D9117,。

  將AD8130的引腳4和RG(圖2中顯示為G2)連接到一個失調電壓(VOFF),可以獨立于放大器增益來調整AD8130的輸出電壓失調,,使其值不為0 V,。該配置中,VOFF出現(xiàn)在單位增益輸出端,,而AD8130的增益仍然為1+RF/RG,。

  為了使本文所討論的電路達到理想的性能,必須采用出色的布線,、接地和去耦技術,。至少應采用四層PCB:一層為接地層,一層為電源層,,另兩層為信號層,。

  所有IC電源引腳都必須采用0.01 μF至0.1 μF低電感多層陶瓷電容(MLCC)去耦至接地層(為簡明起見,圖中未顯示),,并應遵循各IC數(shù)據手冊和教程MT-101的相關建議,。

  常見變化

  只要將輸出頻率保持在AD8130的帶寬范圍內,就可以在本配置中使用其它TxDAC IC,,例如AD9707、AD9717,、AD9767或AD9744,。

此內容為AET網站原創(chuàng),,未經授權禁止轉載。