- 格式 資料名稱 上傳者 下載量 上傳時(shí)間
-
DE2平臺(tái)應(yīng)用及DSP_Builder技術(shù)
hbcxzcj
32
2015-08-13
標(biāo)簽： AlteraVerilogQuartus II
-
DE2平臺(tái)應(yīng)用
hbcxzcj
29
2015-08-13
標(biāo)簽： AlteraVerilogQuartus II
-
DE2開(kāi)發(fā)板說(shuō)明書(shū)
hbcxzcj
41
2015-08-13
標(biāo)簽： AlteraVerilogQuartus II
-
DE2開(kāi)發(fā)板管腳分配圖
hbcxzcj
21
2015-08-13
標(biāo)簽： AlteraVerilogQuartus II
-
DE2_實(shí)驗(yàn)練習(xí)解答—lab6_Adders_Subtractors_and_Multipliers_[Veriglog]_[Digital_logic]
hbcxzcj
20
2015-08-13
標(biāo)簽： AlteraVerilogQuartus II
-
DE2_實(shí)驗(yàn)練習(xí)解答—lab5_Clocks_and_Timers_【Verilog】【Digital_Logic】
hbcxzcj
14
2015-08-13
標(biāo)簽： AlteraVerilogQuartus II
-
DE2_實(shí)驗(yàn)練習(xí)解答—lab4_counters【verilog】【digital_logic】
hbcxzcj
15
2015-08-13
標(biāo)簽： AlteraVerilogQuartus II
-
DE2_實(shí)驗(yàn)練習(xí)解答—lab_3：鎖存器,、觸發(fā)器和寄存器(digital_Logic)(DE2)(quartus_II)
hbcxzcj
19
2015-08-13
標(biāo)簽： AlteraVerilogQuartus II
-
DE2_實(shí)驗(yàn)練習(xí)解答—lab_2：數(shù)字和顯示(digital_Logic)(DE2)
hbcxzcj
18
2015-08-13
標(biāo)簽： AlteraVerilogQuartus II
-
DE2_實(shí)驗(yàn)練習(xí)解答—lab_1_(Digital_Logic)_(DE2)_(Quartus_II)
hbcxzcj
21
2015-08-13
標(biāo)簽： AlteraVerilogQuartus II
-
Altera Quartus II 入門教程（基于Altera DE2 板和原理圖設(shè)計(jì)）
hbcxzcj
73
2015-08-13
標(biāo)簽： AlteraQuartus IIAltera DE2 板
-
Demo——Vivado第33講功耗和優(yōu)化
yangh
4193
2015-03-09
標(biāo)簽： Vivado功耗Demo
-
vivadoIP集成器
bjtiger
170
2014-09-23
標(biāo)簽： 開(kāi)發(fā)工具
-
VIVADO白皮書(shū)
bjtiger
215
2014-09-23
標(biāo)簽： 開(kāi)發(fā)工具
-
《無(wú)線通信FPGA設(shè)計(jì)》書(shū)的源代碼
coco
449
2014-09-04
標(biāo)簽： FPGA
-
特權(quán)同學(xué)奉獻(xiàn) 9G FPGA學(xué)習(xí)資料
rousong1989
441
2014-07-16
標(biāo)簽： FPGA
-
FPGA時(shí)序問(wèn)題一例——同步接口和輸出寄存器布局位置約束
ediweizhang
207
2014-07-09
標(biāo)簽： FPGA
-
FPGA__MAX_II_實(shí)時(shí)ISP功能
ediweizhang
135
2014-07-09
標(biāo)簽： CPLD
-
Vivado設(shè)計(jì)套件技術(shù)白皮書(shū)
admin
317
2014-06-25
標(biāo)簽： 開(kāi)發(fā)工具
-
全新SDNet軟件定義規(guī)范環(huán)境——實(shí)現(xiàn)業(yè)界首款“軟”定義網(wǎng)絡(luò)解決方案
chenyy
43
2014-04-29
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2