基于DE2開發(fā)板的計算器設(shè)計 | |
所屬分類:解決方案 | |
上傳者:hbcxzcj | |
文檔大?。?span>437 K | |
標簽: Altera Verilog Quartus II | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:本設(shè)計是使用verilog編寫一個運算系統(tǒng),,其功能是實現(xiàn)4位整數(shù)的加,、減、乘,、除運算,。運算時通過矩陣鍵盤輸入運算類型和運算所需要的數(shù)據(jù),然后通過內(nèi)部電路處理,,并將計算的結(jié)果送于LCD1602顯示,。 | |
現(xiàn)在下載 | |
VIP會員,,AET專家下載不扣分,;重復(fù)下載不扣分,,本人上傳資源不扣分,。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2