引言

　　集成了 FPGA 架構(gòu),、硬核 CPU 子系統(tǒng)以及其他硬核 IP 的半導(dǎo)體器件 SoC FPGA 已經(jīng)發(fā)展到了一個“關(guān)鍵點”,，它在今后十年中會得到廣泛應(yīng)用，為系統(tǒng)設(shè)計人員提供更多的選擇。對于在 FPGA 上開發(fā)的系統(tǒng),，這些 SoC FPGA 完善了十多年以來的軟核 CPU 以及其他軟核 IP,。各種技術(shù),、商業(yè)和市場因素相結(jié)合推動了這一關(guān)鍵點的出現(xiàn)，Altera,、Cypress ®半導(dǎo)體、Intel ®和 Xilinx ®公司等供應(yīng)商都發(fā)布或者開始發(fā)售 SoC FPGA 器件,。

　　這一關(guān)鍵點的主要推動因素包括：

　　過渡到并行和多核處理,，以提高功效。

　　FPGA成為前沿的新半導(dǎo)體工藝技術(shù)

　　嵌入式系統(tǒng)中越來越多的使用了FPGA

　　摩爾定律的經(jīng)濟現(xiàn)實

　　CPU在體系結(jié)構(gòu)上的增強

　　隨著SoC FPGA時代的來臨,，系統(tǒng)設(shè)計人員在選擇這些器件時需要考慮以下關(guān)鍵策略問題：

　　哪些器件會經(jīng)歷“平臺效應(yīng)”,，使得供應(yīng)商、輔助支撐系統(tǒng)以及用戶之間出現(xiàn) “自我增強循環(huán)”?

　　哪些器件能夠在多種選擇中支持IP重用?

　　哪些FPGA技術(shù)能夠最大限度的降低成本,，提高性能 ?

　　SoC FPGA 的關(guān)鍵點

　　業(yè)界集成FPGA和CPU系統(tǒng)在第一個十年發(fā)展中既有成功也有失敗,。最初的SoC FPGA在商業(yè)上并不是很成功 (2)，而 FPGA 中的軟核 CPU 得到了廣泛應(yīng)用 (3),，這表明市場對FPGA和CPU技術(shù)集成有基本的需求,。各種新的因素改變了業(yè)界環(huán)境，導(dǎo)致關(guān)鍵點的出現(xiàn),，SoC FPGA將在市場上獲得非常廣泛的應(yīng)用,。

　　推動業(yè)界這一關(guān)鍵點出現(xiàn)的關(guān)鍵因素包括：

　　計算功效

　　FPGA 過渡到前沿工藝技術(shù)

　　FPGA 在嵌入式系統(tǒng)中的應(yīng)用

　　摩爾定律的經(jīng)濟現(xiàn)實

　　CPU 在體系結(jié)構(gòu)上的增強

　　計算功效

　　計算的發(fā)展趨勢是并行處理，近期集中在處理器從高成本的單核處理發(fā)展到多核實現(xiàn)上 (4),。在提高計算性能的同時降低功耗,，這促使人們采用 FPGA邏輯作為CPU的硬件加速器,。(5)

　　一個 SoC FPGA 系統(tǒng)提高了功效,，實現(xiàn)了靈活的軟件劃分。SoC FPGA 支持?jǐn)?shù)百路數(shù)據(jù)信號連接不同的功能區(qū),，實現(xiàn)每秒100-gigabits (Gbps) 帶寬,，甚至更大的帶寬，其延時在納秒級,，性能和延時比分立器件要高幾個數(shù)量級,。而且，單個集成平臺支持存儲器控制器的共享,，寬帶存儲器可以訪問硬件加速器,。

　　性能的提高以及存儲器訪問功能支持采用 FPGA來實現(xiàn)功能更強的加速器，以滿足各種各樣的計算要求,。由于硬件加速器在功效上要比 CPU 高 1,，000 多倍，因此,，與簡單的多核并行方法相比,，采用 SoC FPGA 進行設(shè)計是實現(xiàn)高功效計算較好的方法。

　　FPGA過渡到前沿工藝技術(shù)

　　在 2000 年,，最新的 FPGA 采用了 130-nm 工藝技術(shù)進行開發(fā),，而目前的 CPU 采用的是90-nm 工藝技術(shù),。由于有更高級的 CPU，因此,，第一代 SoC FPGA 的推出有些滯后,。然而，當(dāng)今的前沿FPGA采用28-nm工藝技術(shù),，相對而言只有很少的商用 CPU或者ASSP使用了這一工藝技術(shù),，當(dāng)然在今后有可能使用該技術(shù)。FPGA在工藝技術(shù)上的優(yōu)勢明顯增強了這些集成器件的市場潛力,，供應(yīng)商也傾向于在這方面加大投入,，這是因為設(shè)計人員不需要在 CPU性能上作出犧牲，如圖1 所示,。

　　圖 1.FPGA 過渡到前沿工藝技術(shù)FPGA在嵌入式系統(tǒng)中的應(yīng)用

　　在2000年,，對于大部分嵌入式系統(tǒng)應(yīng)用，F(xiàn)PGA還是相對比較昂貴的器件,，結(jié)果,，與相應(yīng)的 CPLD 或者 PAL 相比，其應(yīng)用相對較少,。然而,，在過去十年中，基于 SRAM 的 FPGA在降低成本上超越了 CMOS,，由此,，EE Times年度嵌入式調(diào)查表明，接近50%的嵌入式系統(tǒng)采用了FPGA,。(6) SoC FPGA 最顯著的優(yōu)勢是成本比分立器件低很多,，芯片供應(yīng)商有很大的市場機會來獲得投資回報。

　　摩爾定律的經(jīng)濟現(xiàn)實

　　摩爾定律顯得越來越 “昂貴”,。開發(fā)高級 CMOS半導(dǎo)體的制造設(shè)施成本大約在60億到10億美元 (7),。 由于需要 4千萬美元的成本來開發(fā)新半導(dǎo)體器件 (8)，因此,，在典型的利潤模型中,，半導(dǎo)體器件應(yīng)能夠獲得1億美元的毛利潤，20%的收益要花在研發(fā)上,。典型的毛利潤是 50%時 (9) ,，企業(yè)至少要占據(jù)2億美元的市場份額。除了消費類電子,、移動電話和PC之外,，很少有能夠達到這一規(guī)模的應(yīng)用市場，因此,，單一目的或者固定功能的器件很難獲得投資回報,。在今后的工藝技術(shù)中,，高級半導(dǎo)體的成本會越來越高，這一成本結(jié)構(gòu)使得開發(fā)固定功能半導(dǎo)體器件很難獲得較好的經(jīng)濟回報,，這表明在可編程邏輯技術(shù)上的投入會越來越多,，而專用 ASSP和CPU等固定功能器件的投入會越來越少。SoC FPGA有潛力應(yīng)用于很多市場領(lǐng)域,，將會獲得更多的投入,。

　　CPU在體系結(jié)構(gòu)上的增強

　　嵌入式處理這一術(shù)語涵蓋了多種應(yīng)用，從對成本非常敏感的4位處理器到非常復(fù)雜的多核64位處理器,。相似的,，這種廣泛的應(yīng)用一直支持各種類型的處理器、操作系統(tǒng)和軟件供應(yīng)商,。與2000年相比,，這種廣泛性在2011年表現(xiàn)出很大的不同。對于其規(guī)模和多樣性而言,，嵌入式市場總體上向速度更快,、功能更強的處理器發(fā)展;例如，16位微控制器逐漸被32位CPU替代,。同時,，四種應(yīng)用最廣泛的體系結(jié)構(gòu)進一步增強了對32位 CPU 系列的支持，這些體系結(jié)構(gòu)包括：ARM ®,、MIPS ®,、PowerPC ™和 x86。之所以對其進行增強,，主要是因為軟件特性和功能重用 (10),。結(jié)果，采用了這些 CPU體系結(jié)構(gòu)之一的SoC FPGA能夠占據(jù)更大的市場,，因此，供應(yīng)商更愿意在這類半導(dǎo)體上加大投入,。

　　平臺效應(yīng)

　　生產(chǎn)商,、用戶和輔助支撐系統(tǒng)在產(chǎn)品上彼此之間會有影響時，就會出現(xiàn)網(wǎng)絡(luò)效應(yīng) (11),，或者稱為平臺效應(yīng),。平臺效應(yīng)的基本原理是某一種產(chǎn)品或者標(biāo)準(zhǔn)的應(yīng)用越多，它在用戶基礎(chǔ)和輔助支撐系統(tǒng)中的價值就越高,。結(jié)果,，用戶基礎(chǔ)和輔助支撐系統(tǒng)就會在這種技術(shù)上加大投入，從而吸引更多的應(yīng)用,，產(chǎn)生一種自我增強的良性循環(huán),。熟悉的例子包括PC (12),、視頻記錄格式 (13) 和社交網(wǎng)站等。

　　一般而言,，有可能產(chǎn)生自我增強循環(huán)的產(chǎn)品將會在這種循環(huán)中不斷發(fā)展,，這是因為參與到新產(chǎn)品中的所有成員都會獲得較高的 ROI。平臺一旦開始啟動后,，它會吸引更多的投入,，活躍的市場很快就會轉(zhuǎn)向這一標(biāo)準(zhǔn)。

　　SoC FPGA 極有可能看到這種平臺效應(yīng),。隨著 SoC FPGA 的不斷發(fā)展,，用戶將非常愿意重新使用他們在多種系統(tǒng)中使用過的 FPGA IP 和設(shè)計軟件。例如,，CPU 輔助支撐系統(tǒng)中的成員愿意盡可能少的去學(xué)習(xí) FPGA開發(fā)工具,，而 CPU供應(yīng)商則希望減少 FPGA開發(fā)工具的數(shù)量。結(jié)果,，支持多家供應(yīng)商和 CPU體系結(jié)構(gòu)的SoC FPGA平臺很有可能觸發(fā)這種平臺效應(yīng),，幫助這些用戶和輔助支撐系統(tǒng)成員獲得很大的優(yōu)勢。

　　Altera 的方法

　　Altera在嵌入式系統(tǒng)上進行了多年的創(chuàng)新投入后,，已經(jīng)啟動了“嵌入式計劃”,，目的是建立一個基于一種 FPGA設(shè)計流程方法的多家供應(yīng)商、多 CPU 體系結(jié)構(gòu) SoC FPGA 平臺,。FPGA設(shè)計流程方法可以用作多種 SoC FPGA的基礎(chǔ),，以及使用軟核CPU和其他軟核IP 的 SoC 解決方案?？梢詮?Altera 獲得 ARM ( 硬核 ),、MIPS ( 軟核)和Nios® II (軟核 ) CPU，而 Atom E6X5C 可配置處理器由 Intel 提供,。這種集成方法在一種 FPGA 體系結(jié)構(gòu)和設(shè)計流程中統(tǒng)一了三種主要的CPU體系結(jié)構(gòu)以及最流行的基于FPGA的軟核CPU,。

　　推動創(chuàng)新

　　FPGA設(shè)計流程集成方法旨在激勵輔助支撐系統(tǒng)從主要處理器體系結(jié)構(gòu)轉(zhuǎn)向投入單一FPGA平臺和工具流程，從而帶來豐富的工具,、應(yīng)用軟件,、操作系統(tǒng)軟件和專業(yè)知識支持。隨著數(shù)百家全球輔助支撐系統(tǒng)成員在 CPU體系結(jié)構(gòu)上的投入,，這一FPGA平臺及其越來越多的工具,、軟件和IP應(yīng)用越來越廣泛，對系統(tǒng)設(shè)計人員越來越重要,，表明其價值定位將促進應(yīng)用,，從而推動了良性平臺循環(huán)。

　　提供功能強大的工具和 IP

　　這一多供應(yīng)商平臺的關(guān)鍵組成是對 FPGA 邏輯進行編程的 Quartus ® II 軟件流程。除了這些優(yōu)點 (14),，Quartus II 軟件還包括 Qsys 系統(tǒng)集成工具,，它采用了 Altera 的第二代交換架構(gòu)技術(shù)，用于加速軟核 IP 的開發(fā),、重用和集成,。基于 GUI 的 Quartus II 軟件有免費的網(wǎng)絡(luò)版和擁有完全許可的版本,，其設(shè)計流程包括系統(tǒng)設(shè)計和時序收斂方法,、在系統(tǒng)驗證以及第三方EDA工具支持，滿足了效能和性能需求,。

　　除了 Altera 傳統(tǒng)的 Avalon ®存儲器映射 (Avalon-MM) 接口和數(shù)據(jù)通路總線接口規(guī)范,，Qsys還支持ARM AXI ™標(biāo)準(zhǔn)，可以采用自動的 “混合匹配”方法來集成基于Avalon的IP和基于AXI的 IP,。Qsys支持您利用直觀快速的設(shè)計經(jīng)驗,，在通用平臺上方便的進行設(shè)計重用和在系統(tǒng)驗證，實現(xiàn)基于 ARM 和 Intel 的 SoC FPGA,，以及 MIPS 和 Nios II 軟核 CPU SoC 實現(xiàn),。

　　定制 28-nm 系列器件

　　Altera 的 28-nm FPGA 系列器件是業(yè)界最全面的器件，針對用戶的各種設(shè)計需求進行定制 (15),。Altera為各種最終應(yīng)用需求提供非常優(yōu)異的FPGA體系結(jié)構(gòu)和工藝技術(shù)——性能最好的高密度 Stratix ® V 器件,，成本最優(yōu)的大批量 Cyclone ® V 器件，以及在性能和成本上達到均衡的中端 Arria ® V 器件,。全系列 SoC FPGA 受益于這種定制方法,。

　　Altera 最新的 SoC FPGA 將含有基于 ARM Cortex-A9MP 內(nèi)核的高級處理器模塊，如圖2所示：

　　圖 2.Altera SoC FPGA 體系結(jié)構(gòu)

　　Altera SoC FPGA 體系結(jié)構(gòu)在 ARM-Cortex A9 子系統(tǒng)中將含有多種硬核 IP,，以及高性能多端口存儲器控制器,，以提高存儲器帶寬。FPGA和 CPU子系統(tǒng)之間的寬帶低延時互聯(lián)將支持高性能應(yīng)用和高效的FPGA硬件加速,。高級內(nèi)部交換架構(gòu)將支持高效的數(shù)據(jù)吞吐量,，以及高效能在系統(tǒng)觀察和調(diào)試。Qsys,、Quartus II 軟件以及 ARM 聯(lián)絡(luò)社區(qū)軟件工具相結(jié)合后,，這一器件將是一種性價比非常高的系統(tǒng)設(shè)計選擇，它利用標(biāo)準(zhǔn)工具流程提高了效能,，支持新開發(fā)和驗證。

　　結(jié)論

　　SoC FPGA時代已經(jīng)來臨,。在關(guān)鍵經(jīng)濟,、技術(shù)和市場因素的推動下，這些器件達到了關(guān)鍵點，很多供應(yīng)商已經(jīng)發(fā)布了這些器件,，或者開始發(fā)售,。執(zhí)行管理人員和系統(tǒng)規(guī)劃人員在評估系統(tǒng)解決方案時應(yīng)認(rèn)真考慮平臺效應(yīng)、IP重用以及 FPGA工藝技術(shù)優(yōu)勢,。

　　Altera 與主要的 CPU 供應(yīng)商 ARM,、Intel 和 MIPS 合作，為 SoC FPGA 器件和軟核 CPU 解決方案提供公共FPGA平臺,。這種合作關(guān)系能夠?qū)崿F(xiàn)業(yè)界應(yīng)用最廣泛的CPU體系結(jié)構(gòu)及其輔助支撐系統(tǒng),，繼承相同的高級 FPGA設(shè)計流程，從而在這一平臺上增強了IP重用,，提高了靈活性,。這種集成方法實現(xiàn)了平臺效應(yīng)，促進了這一平臺以及支持CPU及其輔助支撐系統(tǒng)的增長和發(fā)展,。